
万沙汉夕技術 SPECIAL

特集 Z80ソフト&ハードのすべて 基礎からマクロ命令を使いこなすまでのノウハウを集大成

No.6



トランジスタ技術 SPECIAL No. 16

特集 A-D/D-A変換回路技術の すべて

アナログとディジタルを結ぶ最新回路設計ノウハウ

B5判 176頁 定価1,540円(税込) 送料260円

A-DコンバータやD-Aコンバータは、現在のエレクトロニクス技術にはなくてはならないデバイズです。それは、マイクロプロセッサとディジタル回路が急激に進歩したためです。

今月号では、そのアナログとディジタルを結ぶA-D/D-A変換回路の原理と回路技術を、初心者にもわかるように、また一線級の技術者にも役立つように詳細に解説しました。

内容は、A-Dコンバータの回路方式とその特徴、D-Aコンバータの回路方式とその特徴、汎用A-D/D-Aコンバータの使い方、高速フラッシュA-Dコンバータの使い方、高精度A-Dコンバータの使い方、オーバ・サンプリング・デルタ・シグマA-Dコンバータの使い方、高速D-Aコンバータの使い方、高精度D-Aコンバータの使い方、サンプル&ホールド回路の設計、などです。



民ズ干」 (各B5判 2色刷 (価格1,500円(税抜き)送料260円)

- No. 1 個別半導体素子活用法のすべて 基礎からマスタするダイオード、トランジスタ、 FETの実用回路技術
- No.2 作りながら学ぶMC68000 16ビットMPUとその周辺LSIを使いこなすための ハード&ソフト
- No.3 PC9801と拡張インターフェースのすべて 16ビット・パソコンを使いこなすための ハード 8ソフト
- No.4 C-MOS標準ロジックIC活用マニュアル 実験で学ぶ4000B/4500B/74HCファミリ
- No.5 画像処理回路技術のすべて カメラとビデオ回路,バソコンと融合させる
- No.6 Z80ソフト&ハードのすべて 基礎からマクロ命令を使いこなすまでのノウハウを 集大成
- No.フ 日口64180徹底活用マニュアル Z80を越えた高性能8ビットCPUのすべて
- No.8 データ通信技術のすべて シリアル・インターフェースの基礎から モデムの設計法まで

- No.9 パソコン周辺機器インターフェース詳解セントロニクス/RS-232C/GPIB/SCSIを理解するために
- No.10 IBM PC & 80286のすべて 世界の標準パソコンとマルチタスクの基礎を理解する
- No.11 フロッピ・ディスク・インターフェースのすべて 需要の急増するFDDシステムの基礎から応用
- No.12 入門ハードウェア 手作り測定器のすすめ 電子回路設計の基礎と実践へのアブローチ
- No.13 シミュレータによる電子回路理論入門 コンピュータを使ったアナログ回路設計の手法を 理解するために
- No.14 技術者のためのCプログラミング入門 MS-C. Quick C. Turbo Cによるソフトウェア 設計のすべて
- No.15 アナログ回路技術の基礎と応用 計測回路技術のグレードアップをめざして

年間購読をご希望の方は年間購読料10,500円(送料,消費税込み)を現金書留または郵便振替(東京0-10665)で、CQ出版㈱経理部までお申し込みください。バックナンバは最寄の書店から注文できます。弊社へ直接ご注文の場合は、定価、送料を添えてCQ出版㈱営業部宛へお願いいたします。

トランジスタ技術 SPECIAL

No.6


CONTENTS

FEATURES

基礎からマクロ命令を使いこなすまでのノウハウを集大成

Z80ソフト&ハードのすべて


第1章 マイコン・システムの基	本構成 神崎康宏2
第2章 アセンブラの基礎 神崎	康宏17
Appendix ① Z80命令コード	表36
Appendix ② レジスタの働き	40
第3章 システム構成の基本●神	9崎康宏43
	宏
	一ス●神崎康宏69
第6章 シリアル・インターフェ	一ス●神崎康宏84
第7章 カウンタ/タイマの使い	方●神崎康宏97
第8章 割り込みのプログラミン	ノグ 神崎康宏······104
	··············123
	152
第10章 8048クロス・アセンブラ	●神代繁 ······154
《コラム》	
ハードウェアは購入できてもアプリケー	ファンアウト47
ション・ソフトは購入できない	7 3ステート・バッファ51
K,Mバイト	9 各言語での演算処理65
論理回路	
余った端子の処理	
サブルーチン	20 1/ロデバイスのステータスを知ること92
フラグによるデータのチェック	26 HEX型式のファイル124
間接アドレッシングの表記法	29 寿命の長いシステムはメインテナンスが
インデックス・アドレッシングの使い方	30 配慮されている125
リンカによるリロケータブル・オブジェクト	インターフェース・プログラムの作り方128
と実アドレスの決定	31 アセンブラM80によるアセンブルの方法…130
フトンブー	
アセンブラ····································	32 L80のスイッチ ······142



FEATURES

トランジスタ技術SPECIALの第6号は、現在一番使われているZ80とその周辺LSIを取り上げます。システムを設計するうえでは、割り込み技術が重要です。また、作ったソフトを蓄積し、有効に活用するためのマクロ命令、モジュール化の手法も詳しく解説します。

基礎からマクロ命令を使いこなすまでのノウハウを集大成280ソフト&ハードのすべて



マイコン・システムの基本構成



MEXT

ここでは、マイコン・システムの構成例を示し、どのように命令やデータが流れて処理が行われているかを、わかりやすく説明します.

クロック:タイミングの基準となるパルス.システム・クロックとしてコンピュータの動作の基準となるタイミング・パルス示す。各CPUによって仕様が定められている。

RAM:一般に読み書きが可能なメモリを示す。高集積度化が進んでいる。

ROM :読み出し専用のメモリ. 電源が切断されても内容が消えない. マイコンの初期化のプログラ

ム,専用装置のプログラムの保存などに使われる.

インターフェース:異なった機能をもった装置,回路,素子などの仲立ちをするからくり. それぞれの

仕様の差をこのインターフェースが吸収する.

バイト:最小の情報の単位ビットの8倍が1バイト.多くの情報は、このバイト単位で処理される。

1バイトで256種の情報(文字)が示される。

8080A : インテル社のBビットCPU. マイコン革命の元祖, その後ZBOが受け継いだ。

● はじめに

最近は、あらゆる場所にマイクロコンピュータが入り込み、もう誰もそのことでは驚かなくなりました。それだけ社会の中に定着したようです。また、その進歩も著しく、8 ビットCPUから16ビットCPU、さらに32ビットへと次から次へ新しいシステムが発表されています。

しかし我々が、手軽に各アプリケーションのコントロールに利用するということになると、やはり8ビットCPUでしょう。よほど大規模で複雑なシステムか、特別に高速な処理が要求されているのでない限り、現在の8ビットCPUで十分な性能をもっています(図1-1).

豊富な周辺用のLSI、各種の開発用のシステム・プログラム、これらを利用することで、基本的なシステムなら誰でも自作できると言っても言い過ぎではありません。

ハードウェア製作の後、そのシステムに、いわば生命を吹き込むというべきソフトウェアの開発も、8ビットCPUを使用したパーソナル・コンピュータで容易に行えます。

以前は, そのようなシステムなしで, ハンド・アセンブルという優雅な手法で, 2 Kバイトくらいのモニ

タまで作ったことがあります.

要は、本誌で示すような基本的な事項について、できれば配線も一つ一つ自分で確認しながら、はんだ付けを行い、ハードウェアと一体な基本的ソフトウェアについても、その命令の一つ一つの動作の確認を行う、以上のような実践を通してのみ真の技術が身に付きます。


また、コンピュータの利用技術は、決して特別な技術でなく、各コンポーネントの入出力の関係を確実に理解し、そのシステムに要求される機能を明確にする、このことができれば、誰でもコンピュータを利用し作ることができます。

マイクロコンピュータ・システムを 構成している基本要素

● CPU(中央演算処理装置)

現在,最もよく利用されている8ビットのCPUは,ザイログ社が開発したZ80と呼ばれているマイクロコンピュータでしょう。

マイクロコンピュータそのものは、インテル社の4 ピットCPU 4004に始まり、インテル社の8080Aをき っかけに現在のマイクロコンピュータ革命が始まりま した。



その後ザイログ社が、8080Aの命令をすべて含み、そのうえ多くの強化された命令をもったZ80を発表しました。このZ80は、ハードウェア上も多くの優れた特長をもっています。まず、その頃から急激に高集積度化されたダイナミック・メモリのコントロール回路を内蔵しています。そのため、メモリ容量の大きなシステムを容易に作ることができるようになりました。その他にも、命令の実行速度が速い、割り込みの機能が強化されているなどの理由で、瞬く間にZ80が8ビットCPUの標準となってしまいました。

● 基本的な周辺用LSIの概要

マイクロコンピュータ・システムは、CPUだけでなく図1-2に示すようにいくつかの入出力用のインターフェースをコントロールするLSI, ROM, RAMが必要

です。その他に、アプリケーションによって、システムのコントロールのためのタイマ、割り込みのコントローラなどが必要です。

これらの周辺用のLSIも、各社から様々な機能をもったものが発売されています。基本的には、各社それぞれのCPUに対するファミリとなっています。

当然のことですが、それらのファミリ内で使用する のが最も効果的です。しかし、ほとんどの場合こうし た異なるファミリ間での接続も問題ありません。

とくに、Z80 CPUに対しては、インテル社の8ビット用の周辺用LSIは、まず問題なく接続することができます。

インテル社の8085Aは、豊富な周辺用のファミリを もっていますので、あえてほかのファミリの周辺用の LSIを使用することもないようです。 これら、各社の8ビットCPUのファミリは、図1-3 に示すようなLSIが主なものです。

● マイクロコンピュータの基本システムの概要


ここで、8ビットのマイクロコンピュータを使用し

たシステムの概要を説明します。図1-2に示したようなマイクロコンピュータ・システムを考えます。大きく分けて、次の項目のようになります。

▶ CPU (Central Processing Unit)

プログラムの指示に従ってシステム動作のコントロ

〈図1-2〉マイコン・システムの構成



- ▶16本のアドレス線よりなる
- ▶64Kバイトの上限がある
- ▶ 最近は拡張され512Kバイトのものも ある
- ▶特定のアドレスをアクセスするため にこのアドレス・バスが用いられる
- ▶ CPUとメモリ間, CPUとI/O装置間でのデータの伝達は、このデータ・バス 経由で行われる
- ▶ 8ビットCPUでは、このデータ・バスは8本である

データの移動のタイミング,CPUの動作の制御を行うための各種制御信号が用意されている(図1-9参照)

オリジナルはザイログ社. Z80:2.5MHz,Z80A:4MHz, Z80B:6MHz,Z80H:8MHz のクロックが使える.ファミ リもクロックに応じた速度 のものを用いるが、CPUにく らべ低速のものを用いると きには、CPUにウエイトを入 れる(後述)

オリジナルはインテル社.マイコン革命のスタートとなった8080Aのファミリで,多くのペリフェラル (周辺装置)をもっている。AM8085A,MSM80C85AのようにC-MOSタイプのものもある。

オリジナルはモトローラ社、 同系統のファミリとして、 6802,6803,F6808など多く のバリエーションがある。 すぐれたアーキテクチャで あると評価は高い。



行える.

ールを行う中枢部分です。この部分 にどのようなマイクロコンピュータ をもってくるかでシステムの性格が 決まります。

▶メモリ

プログラムおよびデータを記憶しておくために、必ずコンピュータ・システムではメモリが必要です。このメモリには、ROM,RAMの二通りがあります(図1-4)。

(1) **ROM**

ROM(ロム)は、リード・オンリ・メモリ(Read Only Memory)と呼ばれて、システムをコントロールするためのプログラムを入れておきます。ROMは、電源を切った場合でもメモリの内容が保存されています。したがって、システムの電源の投入と同時にROM上のプログラムが起動し、システムに要求された動作を開始します。

専用システムの場合このスイッチ ONと同時にシステムがスタートす る使いやすさは、不可欠なものです。

しかし、電源を切っても内容が消 えないかわりに、システムに実装さ れている場合、メモリの内容を変え

ることはできません。したがって、変数またはシステムが外部から読み取ったデータなどは保存できません。(2) RAM

RAM(ラム)は、ランダム・アクセス・メモリ (Random Access Memory)と呼ばれ、コンピュータ・システムの中で、データまたは各種の変数の一時 記憶場所として活用されています。しかし唯一の欠点は、電源を切ると内容が蒸発してしまうことです。この蒸発してしまうことをとらえて、電源のしゃ断で内容の消えるメモリのことを揮発性のメモリと呼んでいます。ROMのことは不揮発性のメモリといいます。


最近は、システムの電源が切断されても、メモリに 内蔵されたリチウム電池でデータの保存に必要な電源 を供給する、不揮発性のRAMも発売されています。

▶外部とのデータの交換を行う入出力装置の概要

コンピュータのシステムがプログラムの指示に従って行った処理の結果を、なんらかの方法でコンピュータ・システムから外部に示す必要があります。また、処理に必要なデータを外部から取り込む必要もあります(図1-5,図1-6参照)。

このような、機能をもったものとして、パーソナ ル・コンピュータのディスプレイおよびキーボードな

〈図1-4〉メモリの接続






どがあります。

シングル・ボードのコンピュータでは、入出力装置と接続するためのインターフェースのみ用意している場合が多くあります。このような処理のために、ターミナルと呼ばれる専用のディスプレイとキーボードの組み合わせの装置があり、よく利用されています。しかし、このターミナルは案外高価ですので、むしろ若干のプログラムを作り、パーソナル・コンピュータで代用させるとよいでしょう。


▶システムの動作の基準となるクロック発振回路

コンピュータ・システムの中では、メモリから読み 込んだプログラムの各命令を解読し、そのプログラム の指示に従って多様な処理を整然と行わなければなり ません。この整然と処理を進行させるための基準にな るのがクロックです。このクロックは、それぞれのコ ンピュータ・システムに応じた特別な仕様をもってい ます。

しかし、ディジタル・コンピュータと名の付く物なら電卓でもクロックをもっています。電卓をFMラジオのそばに持っていくと、雑音がはいります。これは電卓の内部のLSIをコントロールしているクロックの悪戯です。



▶アクティブ:ディジタル信号は"H","L"の二つの状態がある.正論理で表現する場合は"H"に意味があり,負論理では"L"が意味のある状態.このように要求に応じた意味のある信号の状態を能動アクティブと呼ぶ



▶同期する:送信側,受信側で,データの受け渡しを確実にするために,同一の基準となる信号を もとに,有効なデータの範囲を相互で合わせること.

コンピュータで実行される最小の命令も, さらに細かくみればいくつかの基本的な動作に分解されます.

これらの基本的な動作の処理は、CPUに加えられたシステム・クロックによって進められます。したがって、このクロックのスピードがシステムの処理速度を決める大きな要素となっています。Z80も最初に発表された物は、2.5MHzを最大クロックとしていました。しかし最近では、6 MHzも普通で、8 MHzの物も発表されています。

▶バスはデータ、コントロール情報のハイウェイ 今までに説明した各ブロックは、単独では存在する ことができません。データやコントロールのための信号を伝える配線が必要です。これは、普通バス方式と呼ばれる配線方法で、各ブロックが結ばれます。これは、バス通りを正確な時刻表に従って運行されるバスによって、データが運ばれることを思い浮かべてください(図1-7)。

バスが正確だという点がひっかかるかもしれませんが, コンピュータではこの正確な時刻表がキーになります. そして, このバスは三系統あります.

コンピュータを使用するには、必要とするハードウェアを用意するだけでなく、そのハードウェアを制御するためのソフトウェアが不可欠です(図1-A)。

ハードウェアとしては、最近ではパーソナル・コンピュータや完成されたボードが多数市販されています。

また、各種の機能をもったオプションでインターフェース用のハードウェアも入手できます。したがって、普通の場合はハードウェアは市販のものを購入することで間に合わすことができます。しかし、そのハードウェアを制御し、必要とする機能を実現するためのソフトウェアは、個々に作成しなければ

なりません。

とくに最近では、8ビットのマイクロコンピュータは各種のコントローラとして、いろいろな装置、設備に組み込まれることが多くなっています。現在、パーソナル・コンピュータの主流は16ビットCPUを用いたものに変わってしまっています。けれども、8ビットCPUの応用範囲はあらゆる場所に広がり、その機能を十二分に発揮しています。

現在、このマイクロコンピュータの技術者に要求されているのはハードウェアの設計能力だけでなく、要求された仕様を実現するためにソフトウェアのことをも熟知したバランスのとれた能力です。

〈図1-A〉ハードウェアだけではシステムは動かない



(1) データ・バス

8 ビットのデータがCPUとメモリ,I/Oの各素子との間を,このデータ・バスを介して行き来します。
(2) アドレス・バス

16ビットのアドレス情報がCPUからメモリ,I/Oの各素子に出力されます。

(3) コントロール・バス

データの読み書き、メモリ、I/Oのアクセスの区別、その他CPUの状態の制御および表示のための各種のコントロール信号が、それぞれ入出力として設定されています。

これらについては,のちほど具体的な回路をもとに 説明します。

● CPUの命令の具体的な実行シーケンス


マイクロコンピュータの基本構成は、前に示した図1-2のようになっており、静的な構造はこの構成で決まります。このシステムが、どのような動作をするのかを具体的に説明します。まず最初にここで、コンピュータ・システムが仕事を行うとき、どのようなことが必要か考えてみます。

現在,主に利用されているコンピュータは,ノイマン型計算機と呼ばれて,プログラム内蔵自動計算処理

装置とも定義できるシステムです。書き換え可能なプログラムによって制御されることで、このシステムは驚くべき汎用性をもつことができました。また、その処理の高速性はプログラムを内蔵することで得られました。

では、この処理手順はというと次のようになります。

〈図1-7〉 CPUからの各種バス



用語解説

バス:複数の信号を入出力する装置が共通な信号線に並列に接続されている。これら並列に接続されている装置に対して、全体または個別にデータの受け渡しが行える機能をもっている。



- (1) プログラムの格納場所より実行すべき命令を読み取る
- (2) 読み取った命令を解読する
- (3) 命令に従って処理を行う。データの移動,演算,外部とのデータのやりとりなどがある
- (4) 命令の処理が終わったら、次の命令を読む準備をする。プログラム・メモリを順次に読むのが原則。しかし、プログラムの実行順序を変更する制御命令がある場合は、その命令に従って次に実行すべき命令のあるアドレスの値にプログラム・カウンタ(PC)の中の値が変更される
- (5) 次の命令を読み取り以後同様な動作を繰り返す

このような動作を、正確にタイミングを刻むシステム・クロックと同期を取りながら実行していきます.

その実行のようすを図1-8で説明します。まず、CPUはプログラムの最初の命令を読み込みます。この命令を読み込むサイクルを、オペコード・フェッチ・サイクル(OP code Fetch Cycle)と呼びます。その命令を解読して、忠実に実行します。

この実行サイクルをエクスキュート・サイクル (Execute Cycle)と呼びます。その命令の実行が終了したなら次の命令を読み込み、解読し実行し、それを繰り返します。

K, Mバイト

コンピュータのメモリの大きさを表すとき何Kバイトという表現を用います。しかし、このKは普通の単位系では1000を表しますが、ここでは2の累乗となる1024のことを示します。


表1-Aに、それらの関係を示します。

〈表1-A〉 実際のバイト数

1バイト	1バイト
1Kバイト	1,024バイト
4Kバイト	4,096バイト
16Kバイト	16,384バイト
64Kバイト	65,536バイト
128Kバイト	131,072バイト
256Kバイト	262,144バイト
512Kバイト	524,288バイト
1Mバイト	1,048,576バイト

これらの処理を行うCPUの論理的な内部構造を図1-9に示します。プログラムを作成するには、この中のレジスタに関する部分については十分理解しておかなければなりません。

〈図1-9〉 Z80CPUの 論理構造



命令のある場所のアドレスを示すのがプログラム・

カウンタ(Program Counter=PC)と呼ばれるレジスタです。命令のフェッチ・サイクルでは、このPCの値がまずアドレス・バス・バッファにセットされ、メモリ中の命令のあるアドレスから命令コードを読み取ります。

読み込まれた命令コードは、命令レジスタに運ばれたのち、命令解読部で解読作業が行われます。この解読作業は、オペコード・フェッチ・サイクルの最後 T。ステートと呼ばれるときに行われます。解読された命令に従って、レジスタ、コントロール・バスの制御を行います。

このように、命令の読み取り(フェッチ),解読,実行を繰り返してプログラムが処理されます。

電源の投入時や、CPUがリセットされたとき、このPCの値が0となっています。したがって、一番最初に実行されるプログラムは0000H番地からにセットしておきます。

▼イコン・システムでは各種バスを通して データが受け渡しされる

次に、CPUはどのような処理ができるのか概観します。図1-2に示したように、CPUの処理の対象となるデータは、メモリ、入出力装置、レジスタと呼ばれるCPU内のデータの記憶領域となります。

CPUはこれらの場所の間で、データの移動(コピー)、演算を行います。また処理の順番、CPUの状態

制御の命令も用意されています。

しかし、ここで用意されている命令は、データ処理のための最も基本的なものだけです。何か具体的な仕事をしようとすると、その仕事を実行するための最も細部の手順にまで分解し、その一つ一つにCPUのもっている命令を割り当てて、プログラミングをしなければなりません。

そのため、基本的な命令つまりアセンブラでプログラムすると、思いのほかプログラムのステップが長くなります。

このように常に細部の手順までプログラムしなければならないのが、アセンブラの欠点でありまた長所となっています。細部までプログラマが指示できるので、どんなことでも可能となるのです。

入出力デバイスとのデータの交換の例

CPUには、メモリ以外に外部の装置またはオペレータとのコミュニケーションを行うために、入出力デバイスが接続されます。この入出力デバイスの多くは、8ビットCPUのデータ・バスの大きさに合わせて、ビット単位で入出力が行える出入口をもっています。この出入口をポート(port)と呼び、入力ポート、データ・ポートなどとそのポートの性格に応じた名で呼んでいます。

入出力デバイスの中には、リアル・タイム・クロックICのように4ビット・バスのものがあったり、A-

データ送信 入出力装置とのデータのやりとりには、どの入出力装置であるかを特定しなければならならない、そのために8ビットのアドレスが用意されている。この8ビットは、16ビットのアドレス幅のうち下位8ビットが使用される 〈図1-10〉 1/0命令 シリアル通信によるデータ送信 8251Aのステータス・ トよりステータ CPUのAレジスタへ、みいも スを読む 大小、ビットのON/OFFのチェックは,演算 命令によって行う. 演算結果は,フラグ・レ ジスタの各フラグのON/OFFによって反映 演算命令 送信可かどうか,ステ タスを調べる 演算結果のフラグの状態によって、 分岐 先を変えられる命令が用意されている。 この命令によって調べた結果が処理に反 不可 テェックより の結果にるり 分岐命令 映される メモリ, レジスタなどから必要なデータを 転送命令 送信データを取り出す 取り出し,保存する命令で,多くのバラエ ティがある。命令の主要な部分である 8251Aのデータ・ポ 1/0命令 へ送信データを出 カする 分岐の方法も,ジャンプ,サブルーチンの 呼び出し,サブルーチンからメイン・ルー チンへもどるなど各種用意されている 分岐命令 もどる それぞれの処理に対応する命令が用意されている

D/D-Aコンバータのように、 $12\sim16$ ビット・バスのものもあります。これらの扱い方は、8ビットの場合と同じです。つまり、上位4ビットを隠して読み書きするとか、2度にわたって読み書きします。

この入出力デバイスの具体的なデータのやりとりの例として,パソコン通信に使用されるシリアル通信用デバイスの8251Aに対する処理を考えてみます。

データのやりとりを行う場合,常に次のことは考慮 しなければなりません。

- (1) 相手がデータを受け取れるかどうか
- (2) 相手からデータが渡されたのかどうか

この二つの項目をチェックするため、多くの入出力 デバイスは書き込みの可否、受信データの有無などを 示す手段をもっています。受信データの有無、その素 子の状態を示すポートを、データを入出力するための ポート以外にもっています。

8251Aに対してデータを出力する場合も,8251Aの状態をチェックするステータスを読み取り,送信可能であるかどうかを調べます。送信可能であれば,送信データをデータ・ポートに書き込みます。前のデータが送信中であったり,相手側の都合で送信できない場合は,送信できるようになるまで待ちます。

プログラムはメモリに格納されています。そしてプログラム・カウンタと呼ばれるCPU内部のレジスタで、次に実行する命令の格納されているアドレスが指

示されています。CPUは、このプログラム・カウンタの指示するアドレスにあるデータを、プログラムの命令として読み込み解釈します。そして、その命令に従った処理を行います。

ここでは、図1-10に示す仕事の流れ図(フローチャート)に従って、次々に実行されるものとして説明します。この命令が読み込まれるようすを図1-11に示します。

この命令読み込みのタイミングを、オペコード・フェッチ・サイクル(M1サイクル)と呼びます。プログラムの実行速度が問題にならない場合は、このようなタイミングについては考慮しなくてもすみます。しかし、後に出てくる割り込み処理などでは、処理スピードを詳細に検討しなければならない場合が起こってきます。

これらCPUが、バス上で命令、データを処理する方法は、非同期バス方式と呼ばれる方法で、処理対象のスピードに合わせた処理が行われます。

メモリなどは高速で処理できます。しかし、一般に I/Oデバイスでは、メモリに比べて読み書きの速度がかなり遅いものが多いので、I/O命令での読み書きのサイクルが長くなっています。

非同期バスでは、このように素子の速度に応じて処理速度を変えられます。一方、バスの処理を同一のクロックに同期して処理するコンピュータのシステムもあります。そのような場合、接続されている最も遅い

各信号ラインの この色の部分が アクティブであ 各個男主 →横は時間 クロック A₀~A₁₅の16本 の"H"と"L"を同 アドレス・ 時に表現してお モリの読み書きてはMREQを A15 使用する。I/Oの読み書きでは IOREQが使用される -タがこ で切り替わる MREQ 命令コードの読み込み時にはM1 がアクティブになる. データの 読み書きではインアクティブ コントロール・バス M1 読み込みではRD,書き込みでは RD WRがアクティブになる Do 命令コードの読み込みはこの期間で行われ、 CPU内部で命令の データ・ 間で行われ、 バス D7 解読および処理が行われる アドレス・バス,制御 アドレス・バスに,次 アドレス・バスの出力に続き, この範囲はメモリ メモリの読み書きか, I/Oの 読み書きか, 読み取りか, 書き込みかなどの制御を行 に処理するメモリま バスの指定に従ったデータがバス上に現 より正しい命令デ たはI/O装置のアドレ - タが現れる. スを出力し,所定の素 入出力などの処 の前の状態は, 前 子の選択をする う信号が出力される 理が行われる の値が残っていたり,不定な値であ ① アドレスが出る ったりする. ② 制御バスがアクティブになる の順序で処理が行われる ③ データの読み書き (命令の読み込み)

〈図1-11〉命令読み込みのタイミング

素子に合わせた処理速度で処理しなければなりません。

Z80は非同期バス・システムですので、バス・サイクルの時間およびその命令の実行速度も合わせて検討します。また、CPUの命令および動作だけでなく、接続されている各ペリフェラル(周辺)素子の使用方法、動作についても理解しなければなりません。本誌でも、そのような観点から基本的なマイクロコンピュータ・システムで必要とする、各ペリフェラルの処理の具体例についても説明を加えます。

図1-10に示す処理は、具体的には次のようになります。

- ① 最初に読み込んでいる命令は、入出力装置として 定義されている通信用のペリフェラル8251Aのステ ータス・ポートからステータス・データを読み込ん でいます。
- ② 次に, 読み込んだデータのビットを調べ, 送信可 かどうかをチェックしています。
- ③ 前の命令で調べた結果に従って、それぞれの所定 の命令に分岐します。送信可であれば、次にデータ 送信の命令に分岐します。送信可でなければ再度ス テータスを読む部分にもどり、送信可になるまで繰 り返します。

- ④ 送信可であれば、送信データを取り出します。
- ⑤ 所定のレジスタに取り出された送信データを、 8251Aのデータ・ポートへ書き出します。

実際のプログラムの中では、データの取り出しなど でもう少し工夫されていますが、基本的にはこのよう なプログラムで処理されます

ここで示したように、プログラムの中では様々なタイプの処理が行われています。

コンピュータ・システムを 構成する個々の部品

ワンチップCPUといっても、CPU,周辺用のLSIを 組み合わせただけでコンピュータ・システムができる わけではありません。


ここでは、それらハードウェアの作成に必要となる 各構成部品について説明します。

(1) 各LSIチップ

CPUチップ、インターフェース用の周辺用LSI. これらは高い集積度をもち、それぞれ専用の素子として開発されています。これらについては以後の各章で詳しく説明します.

(2) ロジック用IC

〈図1-12〉マイクロコンピュータ・システムに利用されるロジックIC



CPU, 周辺用LSIの集積度も高くなっています。しかし、それらだけでなく、図1-12に示すように多くの場所で汎用のロジックICが利用されています。

(a) アドレス・デコーダ


ゲートやインバータの組み合わせ、またはアドレス・デコーダ用のロジックICもあります(図1-13、図1-14).

〈図1-13〉アドレス・デコーダの基本


アドレスの入力が特定の値のときにのみ,出力がイネーブルになるようにする

アドレス入力 多くのデバイスの選択信号の入力 A は,"L"でイネーブルとなっている. 接続されている素子が選択された ときのみ"L"になるようにする 1 A₅ Aa 1 0 A 3 出力 0 A= A0.A1.A2.A3.A4.A5.A6.A7 1 Aı Ao 8入力のNAND. 入力すべてが"H"のときにの み出力は"L"になる素子である 選択のときのアドレスの値が"L"の ものについては、インバータ(反転出 力が得られる)によって選択され きの'真が"H"になるようにする

〈図1-14〉LS139の内部ロジック



LS139は2入力のアドレス・デコーダに入力バッファと出力イネーブルの制御が付加されたものが2 回路入っている。詳細な回路を(b) に示す。



	入				
	イネーブル 入 力	セレ入	クトカ	出	カ
	G	В	Α	YoYı	Y_2Y_3
Ì	Н	X	X	нн	нн
	L	L	L	LH	нн
	L	L	H	HL	нн
1	L	Н	L	нн	LH
	L	Н	Н	нн	HL

デコーダ・フルチプレクサ

(b) 制御信号の合成

各デバイス間の制御を行う場合、その制御の論理 にしたがってロジックICを組み合わせて制御回路 を作成します(図1-15)、

(c) バッファ

CPU, 周辺用LSIの多くは, 出力のドライブ能力が大きくありません。多くの素子を接続したり, シ

ステム外のプリンタなどの機器を 動かすときなどの信号の強化に利 用されます。

これらロジックICを使用するにあたっての注意点は、大きなものとして次の二つの点です。それぞれ各デバイスのデータ・シートに記述されていますから、設計上の留意点としてください。

(i) AC特性

入力端子に加わった入力信号が出力端子に現れるまでに時間遅れが生じます。多くのデバイスを利用すると無視できない時間となり、CPUと各デバイス間のデータの伝達時間の重要なファクタの一つとなります。LSタイプのNANDゲートで約6nsあります。バッファやデコーダだと20~40nsになるものもあるので、高速処理(Z80で4MHz以上のクロックを用いるときなど)では、必ずデータ・シートで確認してください。

(ii) DC特性

ディジタル素子は、最近では TTL以外にC-MOSまたはVMOS などと異なった種類のものを混用す ることが多くなっています。


この場合,入出力信号の電圧レベルおよび出力が,出力に共通に接続されている各デバイスをドライブすることができるかどうかのチェックが必要です。図1-16~図1-18を参照してチェックしてください。

(3) トランジスタ, LED

最近では、十分なドライブ能力を もったバッファ用のICが用意され ているので、トランジスタを使用す る場面はほとんどなくなりました。


しかし50~100mA以上の電源のON/OFFとなると、トランジスタを使用しなければならない場合もあります。また、メモリの電源端子で、

<図1-15> Z80の制御信号から8080Aタイプの 制御信号を作る




この例は、Z80の制御信号から、8080Aタイプの制御信号を合成するもの、8080Aのファミリの周辺素子を使用するとき、タイミングに余裕が得られる


〈図1-16〉各案子間の入出力の直流レベル(TTLの出力, TTLの入力)



〈図1-17〉各案子間の入出力の直流レベル (C-MOS出力, TTL入力)



<図1-18> 各素子間の入出力の直流レベル (TTLの出力, C-MOS入力, HCシリーズ)



バッテリとAC電源の切り替えなどに利用されています。

LEDは、信号の状況表示に多く利用されています。 (4) コンデンサ

マイクロコンピュータ・システムで利用されるコン デンサは、ほとんどが電源のバイパス・コンデンサで、 時定数用のコンデンサはワンショット・マルチバイブ レータに使われるのがほとんどです。

電源のバイパス・コンデンサは、 $10\mu F\sim 100\mu F$ のタンタル電解コンデンサを基板の電源の入力ラインに、 $0.1\mu F\sim 0.001\mu F$ の高周波特性の良いセラミック・コンデンサをデバイス数個に対し1個くらいで用意します。ダイナミック・メモリの場合は、電源の供給はこのコンデンサから行うくらいの気持でデバイスと1:

論理回路

ディジタル回路は、"H"、"L"の二つの状態の組み合わせ、演算によって成り立っています。そして 論理回路の表現には、MIL(Military standard)記号による記述が一般的です。これら論理演算の基本

〈図1-B〉論理素子(ゲート)の表示方法

	(MI-D)	神理系丁(ソート)の表示	力法		
主な TTL	正論理	負 論 理	真理値表	正論理負論理	= ()
7404	NOT $Y = \overline{A}$ A Y	NOT $Y = \overline{A}$ $A \longrightarrow Y$	A L H	В	Y H L
7407	Y=A A Y	Y = A	L H		L
7400	NAND $Y = \overline{AB}$ A B Y	INVERTOR $Y = \overline{A + B}$ A B Y	L H H	L H L	H H L
7408	AND Y = AB A B	INVERT NOR Y = A + B A B Y	LLHH	L H L	L L H
7402	NOR $Y = \overline{A + B}$ A B O Y	INVERT-AND Y = AB	L H H	L H L	H L L
7432	OR	INVERT-NAND Y = AB A B Y	L H H	L H L	L H H H
74266	$ \begin{array}{cccccccccccccccccccccccccccccccccccc$	インクルーシフ AND Y=ĀB+AB B Y	LHH	LHLH	HLLH
7486	エクスクルーシフ OR Y=ĀB+AB B	インクルーシブ NAND Y = AB + ĀB B	L	LHL	LHH

ゲート(GATE)とは、本来 門、水門などの意味 電子回路では、一つ以上の入力に対して、一つの出力信号をもつ回路を指す

は論理和(OR), 論理積(AND), 否定(NOT)などです。これらの処理の表現を図1-Bに示します。

この論理回路の表現も,正論理と負論理での二つの表現方法があります。この正論理とは,信号のレ

ベルが"H"のときに意味がある ことを示します。アドレス・バス に出てくるアドレス信号などは正 論理で表現されています。

負論理とは、信号のレベルが "L"のときに意味がある動作を 行い、信号レベルが"H"のとき には休止状態となります。この休 止状態をインアクティブであると 表現します。この信号が有意な状 態になったとき、この信号はアク ティブであると表現します。

信号名の上にをつけて、その信号が負論理の信号であることを示します。MIL記号ではこの負論理の信号を小さな白い丸で示します。

コンピュータ・システムで用い られる多くの制御信号がこの負論 理となっています。

図に示すように同一の素子でも、 正論理とみるか負論理と考えるか でANDがORになったりもします。

しかし、MIL記号でそれぞれの信号の正負の論理の区別も含めて記述すれば、各信号間の関係も容易に読み取ることができます。

1の割合で接続します。

(5) 抵抗

抵抗類は、オープン・ドレインまたはオープン・コレクタ出力の負荷抵抗、または各信号のバスのプルアップ/プルダウンに利用されます。電力容量は1/4または1/8Wの小型のもので十分です。

バス・ラインのプルアップの実装にあたっては4~8個の抵抗を同一パッケージにおさめた集合抵抗を利用すると実装が簡単です。

基板外と接続されているバス・ラインのプルアップ 抵抗は、無信号時の信号レベルの固定以外に、外部からの静電気などのノイズなどによる破壊の防止にもな

ります.

(6) スイッチ類

コンピュータ・システムで最も目につくのはキーボード・スイッチです。

それ以外に基板上にディップ・スイッチが多く用いられています。アドレスの設定、使用状況のモードの指定などに利用できます。スイッチのON/OFFによって、信号のレベルの設定に対応します。

ディップ・スイッチによっては、BCDコードを出力するものもあります。これを使うとアドレス設定などで、ミスをなくすることができます。

(7) 基板, コネクタ, ソケット

余った端子の処理

素子の端子のうち、使わずに余ったものは、次の ように処理するのを原則としてください。

● 入力端子が二つあるのに一方しか使用しな い場合

その動作に応じて"H"か"L"に固定します。使用 している端子をドライブしている素子に余力があれ ば、入力を共通にします。

固定する場合, "L" にするにはGNDに接続しま す。"H"に固定する場合は、74LSシリーズは電源 端子と入力端子の耐圧が同じ7Vですから、電源に 直接接続します。しかし、スタンダード・タイプま

〈図1-C〉余った端子の処理例

たはマルチ・エミッタ入力の端子の耐圧は5.5Vまで ですので, 電源投入時などの瞬間に耐圧を越えるこ とのないように、1kΩ程度の抵抗を介して電源に 接続します。

● 使用していない入出力端子の処理

TTLの場合は、オープン(何も接続しない状態) でも特に問題は起きません。

C-MOSの素子の場合は、入力インピーダンスが 非常に高いので、オープン状態では論理レベルが一 定になりません。また、C-MOSの出力は、入力レ ベルが中間付近のときに大きな電流が流れます。通

> 常の動作時は、スイッチング動作 で中間レベルの時間が短いので問 題ありませんが、ノイズで長い時 間中間レベルにあると、過電流の ために素子が破壊される可能性が あります。したがってC-MOSの 場合は,使用していないゲートの 入力端子は電源がGNDに固定し ます(直接接続する)。出力端子は, どちらの場合もオープンのままで、 ほかに何の影響も与えません。

NAND	AND	OR
入力	入力一出力	入力一出力
Ho 出	Ho 出力 出力	入力 —— 出力
入力 ————出7	入力——出力	**** II 入力————出力

現在、コンピュータ・システムでは、多層の基板が 用いられ実装密度が上がっています。テストなどでは、 両面基板に手配線でも実用になります.

ソケットは、ROMなどのように、差し替えの必要 な素子には不可欠な部品です。

(8) 電源

コンピュータ・システムの電源は、現在では特別な ものでないかぎり小型のスイッチング・レギュレータ を利用しています。各素子の省電力化および集積度の 向上により,素子数も減少し電源の負担は極めて少な くなっています。また電源の種類も5Vのメイン

に、+12Vの2電源または8インチのFDD(フロッ ピ・ディスク・ドライブ)では24Vが使われるくらいで

そのほかに、P-ROMの書き込み、RS-232Cのイン ターフェースなどで、これらと異なった電源電圧を必 要とする場合もありますが、ほとんどが5VからDC-DCコンバータで取り出すことがよく行われています。

以上本誌ではこれ以上詳しくふれませんが。CPU、 LSIの機能およびソフトウェア以外にも多くの関連技 術の集積されたものとしてコンピュータ・システムが 実現されています。



▲コンデンサ



▲スイッチ



ALED



▲ICソケット







keywords

アセンブラの基礎



まず Z80の基本的な命令体系について説明し、CPU がどのように解読して実行するかということを、わかりやすく説明します。

レジスタ:CPUチップ内のデータの一時的な記憶域。データ処理の対象となる。

PC : プログラム・カウンタ. CPUが次に実行する命令のアドレスをセットするレジスタ. 命令が 読み込まれるたびに更新される.

ニモニック:機械語命令を記憶しやすい有意の文字列に対応させた命令コード。

アドレッシング:命令の処理の対象を具体的に示すためのアドレスの設定、修飾方法、

スタック:本来は棚の意味がある。渡すデータを棚に積み上げ、相手は上から順番に取り出す。サブルーチン処理でデータの受け渡しに利用される。

OPコード : 命令コード. その命令の処理内容を示す. オペランドのない命令もある.

オペランド:命令の処理の対象を示す。命令はOPコードとオペランドからなる。

フラグ: Flag, 旗を示す. 旗の上げ下ろしで状態を示すように、ビットのON/OFF で指定された 状態を示すのに使用される。

本章では、Z80のシステムを実際に動かすために必要な、ソフトウェアに関連した事項について説明します。プログラムを作るときには、ハードウェアの設計上の物理的な問題とは別に、データの流れおよびそのデータの処理の流れの論理的な眺めが必要となります。

具体的には、Z80 CPUの命令の種類、命令の実行の 論理的な流れ、メモリ中のデータあるいは命令を特定 するためのアドレッシングについて説明します。また、 命令の実行速度の推定についても説明します。

Z80の論理構造を示すレジスタの 基本的な機能

● アーキテクチャ

Z80の論理的な構造(アーキテクチャ)は、図2-1に示すようになっています。大きく分けると次のようになります。

- ▶データ,命令が読み書きされる経路となるデータ・バス.データ処理のときに一時的なデータの記憶場所となり、各種の演算のために利用されるレジスタ群.
- ▶ALU(Arithmetic and Logic Unit:算術論理ユニット)と呼ばれる8ビットの数値演算および論理演算を行う装置。
- ▶メモリより読み込んだデータを保持する命令レジス

タ. 命令レジスタの命令を解読し、その命令に従った 処理を指令する命令デコーダ、エンコーダ。

▶アドレス・バスにアドレス・バス・バッファの内容が出力される。このアドレスはプログラム中の次に読み込む命令のアドレス、または読み書きの対象となるメモリ中のデータのアドレス、I/O装置のアドレスなど。

そのほかに、コントロール・バスの制御、読み書きのタイミング、外部の素子との同期のため制御を行う部分があります。


● Z80のレジスタ

プログラマ側から見たZ80の最大の関心事は、データ処理の際に必要となる各レジスタ群のことです。これらレジスタ群について図2-2に示します。

それぞれの働きはAppendix②に詳しく説明します ので、ここでは簡単に説明します。

Aレジスタ(アキュムレータ)は、8ビットの算術および論理演算処理において結果が得られます。B-C、D-E、H-Lとを組み合わせて、16ビットのレジスタとしても利用できる汎用レジスタがあります。16ビットのアドレスのポインタとして主に利用される専用レジスタ、これには、IX、IYのインデックス・レジスタ、スタック処理に利用されるSP(スタック・ポインタ・レ

システム制御. CPUからコンピュータ・システムに接続されている各装置に対してデータの入出かの制御を行う. つまり・データ・バスにあるデータはどの装置が続んだらよいのかとか、今出力されているアドレス・バスの内容はI/OではなくメモリのアドレスだということなどをCPUの外部の装置やICに知らせる役目をもっている



ジスタ)があります。

PC(プログラム・カウンタ)は、次に実行するプログラムの命令の入っているアドレスを示します。

Iレジスタは、モード2というモードでの割り込みを処理するときに使用します。割り込み処理ルーチンの、先頭アドレスの入っているテーブルのアドレスの、上位8ビットがIレジスタで与えられます。下位8ビットは、割り込み発生時に割り込みを要求したデバイスより与えられます。詳細については、割り込み処理の第8章でさらに説明します。

Rレジスタは、ダイナミック・メモリのリフレッシュ・アドレスを示します。普通のプログラムでは内容を操作することはありません。

そのほかに,汎用レジスタ群がもう1セット用意されています。これらは補助レジスタと呼ばれ、割り込み処理時のレジスタのデータ保存などに利用されます。

アセンブラ

機械語のプログラムの記述には、アセンブラという ソフトウェアが使用されています。Z80のアセンブラ は体系だった記述法で、命令体系を覚えるのにもそれほど苦労せずにすみます。本章ではザイログ社の表記法によるプログラムの記述方法で説明します。


CP/M80に付属するアセンプラ(ASM.COM)は、インテル社のニモニックで表記されていて、Z80の命令は用意されていません。そのためマクロ定義によってZ80の命令を使用するもの(MAC.COM)、インテル社のニモニックにZ80の命令のニモニックを追加したもの(ZASM.COM)などもあります。


● アセンブラは機械語一つ一つに対応したニモニックをもつ

メモリに格納され、CPUの内部で解釈される機械語の命令は、8 ビットの $ON/OFF(1 \ge 0)$ のかたまりです。

2進数,16進数表示で これらの命令を指定(記述)することもできます。数ステップのプログラムでは、ときには、このような機械語のコードを直接メモリに書き込みデバッグを行うこともあります。しかし、普通のプログラミングでは、この機械語のコードに対応した、アセンブラのニモニック・コードを用いて、プロ

〈図2-2〉 レジスタの種類と その役割





グラムは書かれます(図2-3)。


このアセンブラの命令は、その CPUのもつ命令すべてに対応した 表記法をもっています。この表記は ニモニック・コードと呼ばれる,プ ログラマから見て,命令の動作の意 味がわかりやすい表記法で定義され ています。したがって、アセンブラ は、そのCPUがもっている機能を 実現することのできるあらゆるプロ グラムを, わかりやすく書くことが できます

● ニモニックの具体的な例

Z80のニモニックは、次のように 三つに分けられます。

- (1) 命令部分だけで命令を表現しているもの。

〈図2-3〉機械語とニモニックの対応



ドよりなるもの(オペランドとは、多くの場合、命 令の効果のおよぶ対象と考えて間違いない)

(2) 命令部分と、その命令を修飾する一つのオペラン (3) 命令と二つのオペランドとからなるもの。この場

合は、演算などのように二つのデータ間で処理を行う命令。多くの場合、1番目のオペランドが処理の対象となり、結果を求めることのできる対象で、2番目のオペランドは処理を施すデータを示す。図2-4と図2-5にその具体的な例を示します。

● アセンブリ言語の構文

プログラムは、所定の記述法にしたがって記述(コーディング)する必要があります。命令の記述部分は一般に、ラベル、オペコード、オペランド、コメントの順に書かれます(図2-6)。ラベルは、命令コードの

置かれている場所を示すために使用されます。ラベルを参照することで、その命令コードが置かれているメモリのアドレスが得られます。アドレスの参照の必要がない場合はラベルも必要ありません。

オペコードとオペランドで、実際の機械語の命令に 対応するアセンブラ命令を記入します、命令によって

サブルーチン


サブルーチンを利用することでプログラムを 機能別分割できる

サブルーチンとは、あるまとまった処理を行う目的で作られたプログラムの部分です。そしてこのサブルーチンは、普通メインのプログラムの複数の場所からその特定の処理を実現するために呼ばれます。この処理のために必要なデータはサブルーチンを呼んだ部分から渡されます。結果は、当然のことですがサブルーチンの処理の終了とともにメイン部分に渡されます。このデータの受け渡しには、一般にCPU内のレジスタを使用します。高級言語でのサブルーチンとのデータの受け渡しには、スタックが利用される場合があります。

● 具体的なサブルーチンの実現法

サブルーチンを呼ぶにはCall命令を用います. Call命令は、その命令のあったアドレスを示すプログラム・カウンタ(PC)に3を加えます。これは、Call命令の処理の終了後実行される命令のあるアドレスとなります。このもどり場所を示すアドレスをスタックに保存してから、オペランドで示されたサブルーチンの入口にジャンプします。Call命令によっ

〈図2-4〉 Z80の機械語のコードは1から4バイトとなる



▶オペコード:オペレーション・コード、その命令の具体的な操作や動作を示す。
▶オペランド:命令を修飾して、命令の操作の具体的な対象を明確にするところ

1ないし2個のオペランドをもつ場合と、オペランドをもたない場合があります。

コメントはプログラムの説明を書くためのもので、 必ずしも必要ではありません。しかし、このコメント は忘れっぽい自分自身に対するメッセージとしても、 必ず付記するよう心掛けてください。

これだけは知っておきたい

てここまでは自動的に行われます。

サブルーチン内で使用され、メイン部でのデータが破壊されるレジスタが生じる場合があります。このデータの保存が必要な場合、これもPUSH命令によってスタックに保存します。

サブルーチンでの所定の処理の終了後、POP命令で保存してあったレジスタのデータをスタックより回復(元にもどす)します。


最後にRET命令を実行します。RET命令の実行によって、スタックに保存してあったもどり番地がPC(プログラム・カウンタ)にセットされます。これにより、先程の実行されたCall命令の次の命令の処理に移ります。

サブルーチンを呼ぶほうでもどり番地をスタックにセットしてあります。

したがって、サブルーチン側はどこから呼び出されたとしても、たんにスタック上の戻り番地をPCにセットするRET命令の実行だけで、確実にメイン部にもどることができます。

データの保存、Call命令などで利用されるスタックの動作

スタックとは,一連のメモリの領域を用いてデータ の受け渡しのために,一時的にデータを保存するバッ



一般に、高級言語とよばれる、FORTRAN、Pascal、BASICなどには、実際の問題解決(プログラミング)のために必要な抽象化された命令が用意されています。これら高級言語の命令は、各CPUのもつ命令によってプログラムされています。そして、Z80とか6809などと個々のCPUによって、たとえ命令が

異なっていたとしても、コンパイラは標準の共通な命令を、CPUの独自の命令の組み合わせに展開します。

したがって、コンパイラを使用すると、プログラマはCPUの違いを意識することなくプログラムすることができます。そのために、マイクロコンピュータから大型の汎用コンピュータまで、同様なプログラムが

ファのことをさします.

このデータ構造は、図 2-Aに示すようにデータを積み上げてあるようなものです。データは上にしか積み上げられません。また取り出す場合も、上から順番に取り出すしかありません。

このようなものをスタックと呼び、最後にセットしたデータが最初に取り出されることから、LIFO(Last In First Out)メモリとも呼ばれます。

Z80 のシステム上では、具体的に SP(スタック・ポ

インタ・レジスタ)を用いて、スタック上の最後に セットされたデータのあるメモリ・アドレスが示さ れます。

スタックへのデータのセットは、PUSH, Call命令, 割り込みの受け付け時に行われます。スタックからのデータの取り出しは、POP, RET, RETI命令によって行われます。

このスタックの取り扱いが、プログラミング技術 の重要な項目の一つとなっています。

〈図2-A〉スタック・ポインタの働き



動きます。ただし、その機器に依存する入出力および 数値表現できる大きさ(数値表現に利用するメモリの 大きさ)などの特別な場合を除きます。

● アセンブラでプログラムを書くのは、その CPUの特徴をいかすためである

抽象化された命令を実現するために、各マイクロコンピュータは、それぞれ特徴ある命令体系、アーキテクチャ(内部の構成)をもっています。それらの特徴を生かしたプログラムを作るには、アセンブラを使用するしかありません。また、そのマイクロコンピュータを確実に理解するには、アセンブラでプログラムしてみるのが最も簡単な方法です。

一般にマイクロコンピュータ・システムは、そのシステムを適切に運用するためのオペレーティング・システムをもっています。図2-7、図2-8に示すように、ハードウェアに密着した部分には、キーボードからの文字データの入力、コンソール画面へのデータの表示、プリンタ、ディスク・ドライブとの入出力など、いずれの処理でも必要となる機能が用意されています。

これら,基本となる機能をもとに,ファイル処理な どよりアプリケーションに近づいた処理の層が形成さ

〈図2-6〉アセンブリ言語の構文

第1オペランド,第2オペランドの間は","が必要.間にスペースはいくつ入ってもよい オペランド オペレーション・ オペランド コード(オペコード) コメントが次に 続くことを示す ADC HL BC ;一任意の文字列(CR) ドとオ オペランドは,オペレー 行末は改行コ ョン・コードの対象を詳細に 示すために用いられる. 個数は0から2まで ペランドの間は、 F(ODH)T 1文字分以上のスペースが必要 終わる

コンピュータの機能をフルに引き出すには、ハードウェアの個々の機能に直接働きかける

高級言語を

使う利用者

れます。このへんくらいまでを一般的なDOS(Disk Operating System)と呼ばれるシステムが受け持ちます。

入力された文字列を,数値データとして処理したり, 演算処理したりなどとなると,コンパイラなどの高級 言語処理の受け持ちとなります.


このように、いくつかに階層化されたそれぞれのシステムを、ユーザは必要に応じて使い分けてアプリケーションを作成します。

そのようにしてアプリケーションを開発するうえで、ハードウェアを直接制御する必要が生じる場合がしばしばあります。そのときは、アセンブラで、DOSなどの核の部分に新たな機能を追加することになります。

なお、ディスクを扱わないようなシングル・ボード・コンピュータなどでは、たんに、モニタなどと呼ばれます。

〈図2-8〉アプリケーションのプログラム開発

アプリケーション・プログラムの開発は、各システムが用意したディスク・ファイルの処理、コンソールへの表示、キーボードからの入力などOSの機能を利用して行う



〈図2-7〉

状況

コンピュータを取り まくソフトウェアの

Z80の命令の基本的な機能概要

Z80の命令は、インテル8080Aの命令体系に新たな命令の追加されたスーパセットとなっています。したがって8080Aの命令はすべて実行することができます。 つまり、8080A用に開発されたプログラムが、そのま

(表2-2) オペランド

(オペコードにさらに細かい意味づけをするためのもの、特定の予約語、) 数値、ラベルなど


予約語

- ▶ 8ビットのレジスタ名: A, B, C, D, E, H, L, I, R
- ▶ 16ビットのレジスタ名(8ビットのペア・レジスタを含む): IX. IY, SP, AF, BC, DE, HL
- ▶ 補助レジスタ・ペア名: AF', BC', DE', HL'
- ▶ フラグ状態名: C(キャリ), NC(ノン・キャリ), Z(ゼロ), NZ(ノン・ゼロ),
 M(マイナス), P(プラス), PE(バリティ偶数), PO(パリティ奇数)

オペランドの記号

- ▶r :レジスタA,B,C,D,E,H,Lのいずれかを指す。
 - 実際の操作は、そのレジスタの内容について行われる
- ▶ (HL):レジスタ・ペアHLの内容で指定されるメモリの内容を示す
- ▶ nn : 2バイトの値で、0≤nn≤65535
- ▶ (nn) : 2バイトの値nnで指定されるメモリの内容を示す
- ▶ (n) : 1 バイトの値 n で指定される入出力ポートの内容を示す
- ▶ b : 0 から 7 までの範囲の値。ビットを表す
- ► e : 1 バイトの値で、-126 ≤ e ≤ 129. 相対アドレッシングにおけるディスプレイスメントを示す
- ▶ cc :条件ジャンプ JP, JR, CALL, RET 命令などにおけるフラグの状態を示す
- ▶ qq :レジスタ・ペアBC, DE, HL, AFのいずれかを指す
- ss, dd:レジスタ・ペアBC, DE, HL, SPのいずれかを指す
- pp : レジスタ・ペアBC, DE, IX, SPのいずれかを指す
- rr :レジスタ・ペアBC, DE, IY, SPのいずれかを指す
- ▶ s : r,n', (HL), (IX+d), (IY+d)のいずれかを指す
- ▶ m : r, (HL), (IX+d.), (IY+d)のいずれかを指す

〈図2-9〉演算命令の要約



ま何の変更もなく実行することができるわけです。

CP/Mといわれるオペレーティング・システムは、本来インテル8080A用のシステムでした。現在、Z80をCPUとした多くのパーソナル・コンピュータやワープロで使用されています。

最近では、CP/M用のアプリケーション・プログラムの中にZ80独自の命令を使用し効率を上げているも

のもあります。この場合、8080Aの CPUのシステムではこれら効率を 上げたプログラムは、動かすことは できません。このように8080Aと Z80では一方向への互換性しかあり ません。

Z80のニモニック・コードは、表2-1に示すように数十種類のオペレーション・コード(オペコード)があります。そして、このオペレーション・コードは、その命令の対象をより明確にするために、一つないし二つのオペランドをもっている場合があります(図2-5参照)。

このオペランドとなるものも決まっていて、表2-2に示すようになっています。

▶レジスタ名

オペランドとして8ビット,16ビット(ペア・レジスタ)

▶フラグの状態

フラグ・レジスタの各フラグの状態を示すオペランドが用意され,条件付きの分岐命令に使用される

▶数值

8 ビット,16ビットの数値が使用できる。この数値の表記は2進数,10進数,16進数,定数,変数なども記述できる。

▶ラベル


プログラムの命令コード,または データの格納されている場所などを 示すためにラベルが用意されている。 分岐命令の分岐先,データの転送命 令などにも使用される。

命令に先立って記述され、後に'.' が付いている。次に示された命令などのコードが、セットされたメモリのアドレスの値として利用する(詳しくは第2章Appendix①参照)。

Z80の命令を分類するには,いろいろな分け方がありますが。筆者の

●転送命令		●ローテイト,シフト命令	シフト命令
口一下命令		ローテイト	
LD PUSH POP	レジスタ、メモリ間のデータ転送 (8ピット,16ピット) レジスタの内容をスタックヘブッシュする (16ピット) スタックの内容をレジスタヘボップする (16ピット)	RLCA RLA RRCA	アキュムレータの内容を托へローテイトする アキュムレータの内容を托へローテイトする アキュムレータの内容を托へローテイトする アキュムレータの内容を打にローテイトする アキュムレータの内容を打にローティトする アキュムレータの内容を打にローティートする
交換命令		RLC	ノキュムレータのM各を右にローナイトする オペランドのM容を在へローテイトする
EX	レジスタ・ペア同じの内容をそれぞれ受挽する レジスタ・ペアBC, DE, HLの内容をBC, DE, HL'の内容と交換する	REC	ペランドのM%を允くローテイトする ペランドのM%を化にローテイトする ペランドのM%を化にローテイトする
プロック転送命令	送命令	1773	
LDI LDD LDDR CPI CPI	$\begin{split} (DE) &\leftarrow (HL) , DE \leftarrow DE + 1 , HL \leftarrow HL + 1 , BC \leftarrow BC - 1 \\ (DE) &\leftarrow (HL) , DE \leftarrow DE + 1 , HL \leftarrow HL + 1 , BC \leftarrow BC - 1 , BC = 0 \sharp \tau $	SLA SRA SRL RLD RRD	オペランドの内容を允にシフトする
CPDR	$A = (HL)$, $HL \leftarrow HL - 1$, $BC \leftarrow BC - 1$ $A = (HL)$, $HL \leftarrow HL - 1$, $BC \leftarrow BC - 1$, $\Delta = 0 \pm \frac{\pi}{4} + 4BC - 2 \pm \frac{\pi}{4} + 4B$	●ビット操作命令	\$4.5
●演算命令	か引く 能しゅうしつりゅうちゃう まま しょうしょ しょうしょく	BIT	N 10.
加減算		RES	オペランドで指定されたピットをリセットする
ADD	===	からないとはない。	
ADC	サキン外に5回回診 (8 アット、16 アット)サナニ外公主だい。湯道(8 アット)	TD	ナムルンドの内容をDCにロード」等の会会する、ない事もの 自奏弁りを存むを対する
SBC	キャリを含む減算 (8ピット,16ピット)	JR	イベランドで指定されたディスプレイスメントだけ離れた希地へジャンプする。条件しきもある
CP	上製(フラグのみ変化する)(8ピット) +1する(8ピット,16ピット)	DJNZ	BレシスタのM浴を-1し,0でなければJKと同様にジャンプし,0ならば次の命令を実行する
DEC	-1 \$ (8 E = 1.16 E = 1)	1	
學是所謂		CALL	ユーケミュラススの単元の学引の ヘヤッション・ソート・スティー・アン・アン・アン・アン・アン・アン・アン・アン・アン・アン・アン・アン・アン・
AND	アキュムレータとの倫理制をとる (8ピット)	RET RET(条件付き)	【スタックからコール命令の次の命令のアドレスをPCにボップして元のフログラムにもどる、条件付きもある。
OR	アキュムレータとの循環和をとる(8ピット) アキュムレータとの排他的3編単相をとる(8ピット)	RETI	割り込みサービス・ルーチンの終了時に使用するRET命令 ノンマスカブル割り込みに対するサービス終了時に使用するRET命令
汎用算術演算		●入出力命令	
DAA	アキュムレータのト進棚正	入力命令	
CPL	アキュムアークの内容の1の補数をとるアキュムアークの1人参の2の種類をとるアキュペアークの1人参の2の種類をアス	IN	それぞれオペランドで指定されたボートからレジスタヘデータを入りする
SCF	キャリ・ファグのこの情報を下るキャリ・ファグをセンチを	INIR	(HL)←(C, B←B−1, HL←HL+1, (HL)←(C), B←B−1, HL←HL+1, B=0まで繰り返す (HL)←(C), B←B−1, HL←HL-1, HL−1, H
CPU整御命令	- Page -	INDR	(HL)←(C), B←B−1, HL←HL−1, B=0まで繰り込す
NOP	プログラム・カウンタを1進める	rd. dia 77 dia	
HALT DI EI IM	CPUを停止させる INT割り込みを無効にする(IFF)、IFF2をリセットする) INT割り込みを有効にする(IFF)、IFF2をセットする) 割り込みモードを0~2にセットする	OUTI OTIR OUTD	たれぞれオペランドで指定されたボートヘレジスタからデータを出りする (C) \leftarrow (HL), B \leftarrow B $-$ L, HL \leftarrow HL + I $+$ I $+$ C(C) \leftarrow (HL), B \leftarrow B $-$ L, HL \leftarrow HL + I, B $-$ Oまで繰り返す (C) \leftarrow (HL), B \leftarrow B $-$ L, HL \leftarrow HL $-$ I $+$ D $-$ C(C) \leftarrow (HL), B \leftarrow B $-$ L, HL \leftarrow HL $-$ I, B $-$ D $+$ C(E) \leftarrow (HL), B \leftarrow B $-$ L, HL \leftarrow HL $-$ I, B $-$ D $+$ C(E) \leftarrow (HL), B \leftarrow B $-$ L, HL \leftarrow HL $-$ I, B $-$ D $+$ C(E) \leftarrow (HL), B \leftarrow B $-$ L, HL \leftarrow HL $-$ I, B $-$ D $+$ C(E) \leftarrow (HL), B \leftarrow D $+$ C(E) \leftarrow D $+$ D $+$ C(E) \leftarrow

〈図2-10〉 データの転送



独断によってZ80の命令を大別する と次のようになります。

(1) 演算命令

8ビットの論理演算,算術演算が あります. 算術演算は、HLレジス タをアキュムレータとして16ビッ ト・データの処理も行えます。算術 演算は、加減算のみで積および除算 は加減算を用いてプログラムしなけ ればなりません(図2-9)。

(2) データの転送命令

レジスタとレジスタの間でのデー タの転送、この場合のデータの転送 とはデータの移動ではなく, 転送元 から転送先へデータがコピーされ転 送元のデータは変化しません(図2-10).

レジスタとメモリ間の転送, この場合のメモリのデ ータの示し方も多くの方法があります。 具体的にはア ドレッシングの項で説明します。また、レジスタやメ モリへ直接 数値を代入することもできます。

(3) ローテイト/シフト/ビット操作命令

8ビットのレジスタおよび、HLレジスタまたはIX、 IYレジスタによって指定されたメモリの内容のロー テイト,シフトを行います。これらの処理はアキュム レータのみでなくB,C,D,E,H,Lのすべてのレジスタ について実行することができます。

ビット操作命令は、8ビット・レジスタおよび、 HLレジスタまたはIX, IYレジスタによって指定され たメモリの内容に対して、ビット単位でそのビットの ON/OFFのチェック,セット/リセットを行います。

〈図2-11〉実行順序の制御命令

A ← 01

H←03.1 ←50

Aの内容は転送後も変わら

オペランドで示されるア

ドレスのメモリへ,Aレジ

Cレジスタへ,HL レジスタ

で示されるアドレスのメ

オペランドで示されるア

ドレスのメモリへ,HL レ ジスタの内容を入れる. 0181H番地←L, 0182H番地←H

で示されるアドレスのメ

モリの内容を入れる.

E←0181H 番地,


D←0182H番地

スタの内容を入れる

モリの内容を入れる

R←A

ない



(4) 実行順序の制御命令

普通プログラムの命令は1命令ずつ、メモリに記憶 されている順番に実行されていきます。この実行順序 を変更することもできます。いくつかの命令を繰り返 し実行する場合(ジャンプ)や、よく使う一連の命令な どを一まとめにしてサブルーチンとして呼び出す(コ ール)場合などがあります(図2-11)。

またプログラムの実行中, なんらかの条件によって 次に実行するプログラムを変更したい場合があります。 これには、条件付きのジャンプ命令、または条件付 きのコール命令があります。

ジャンプ命令とコール命令の違いは次のような点で す。ジャンプ命令の場合は、対象となる番地へジャン プするのみでもどってくることは考慮されていません。 〈図2-12〉 相対ジャンプ命令JR e eはジャンプ先を示す相対位置 ジャンプ先ージャンプ元

eの出し方は、先に進む場合と前に戻る場合で異なる

(a) ジャンプ先がジャンプ元より 先(上位の番地)にある場合

アドレス 機械語コード ニモニック CB67 5421 BIT 4 A 5423 2005 JR NZ, JMP 5425 SEFF LD A, OFFH 5427 32(nn) LD (nnH), A 542A DBF1 JMP: IN A. OF1H

ジャンプ先を示すディスプレイスメント eの機械語コードは(e-2)

542A - 5423 = 07 e-2=07-2= 05

なぜ -2 するか?

相対ジャンプ命令は2バイト命令なので, この命令が読み込まれると, プログラム・カウンタが + 2 されている. その分を補 正するためである

(b) ジャンプ先がジャンプ元より 前(下位の番地)にある場合

ニ干ニック 312A DBF3 LOOP: IN A, OF3H 312C CBSF BIT 5. A 28FA 312E JR Z. LOOP

ジャンプ先を示すディスプレイスメントeの 機械語コードは e -2 の 2 の補数 2の補数は,(1の補数+1)

アドレス 機械語コード

1の補数は、各ビットを反転させたもの e:312A-312E=-4e-2:-4-2=-6

le - 2 0000 0110 1の補数: 1111 1001 2の補数:+) 1111 1010

用語解説

▶ディスプレイスメント:基準となるアドレスの位置と目的となるアドレスとの距離のこ

コール命令の場合は、所定のプログラムへジャンプす る前に、コール命令の次に書かれている命令のアドレ スを, スタックへ自動的に保存してからジャンプ先へ ジャンプします。

ジャンプ先での処理が終わったなら、RET命令で 元のプログラムにもどります。これはRET命令によ って、先程スタックへ保存したもどり番地がPCにセ ットされることで処理が行われます。このRET命令 には条件付きの命令もあります。

8080Aのジャンプ命令は、ジャンプ先を絶対アドレ

スでしか表現できませんでした。Z80では自分自身の アドレスを中心に相対アドレスでジャンプ先を指定す ることができます(図2-12)。

この相対アドレス・ジャンプがあるため小さいプロ グラムなら、リロケータブルなプログラム(後述)をコ ーディングすることも可能です。

(5) CPU制御命令

割り込みの受け付けの可否, 割り込みのモード設定, CPUの動作の停止命令もあります。

(6) 入出力命令

これだけは

フラグによるデータのチェック

知っておきたい

演算命令の実行結果の多くは、フラグ・レジスタ にその結果が反映されます。フラグに反映される結 果とは,

▶7.フラグ

演算結果が 0 かどうか

トキャリ

キャリ,ボローによる大小のチェック

▶サイン・フラグ

サイン・フラグAレジスタのD,ビットがコピー される

▶パリティ/オーバフロー

論理演算結果のパリティを示し、オーバフロー の有無が示される

このフラグの状況をプログラムに反映させるには, 条件付きの分岐命令を用います。これによりフラグ

の状態に応じた分岐先が選択できます。

比較命令によって大小関係を調べる場合表2-Aの ようにZ,C,Sフラグによって行います。

〈表2-A〉 CP mの演算結果に よるフラグの状態

フラグの 状態 演算結果	Z	С	S(*)
A = m	1	0	0
符号なし {A> m	0	0	
符号なし A< m	0	1	
符号付き∫A> m	0		0
符号付き ${A>m}$ A <m< td=""><td>0</td><td></td><td>1</td></m<>	0		1

Aはアキュムレータの内容

(*)Sフラグは、符号付き数値を扱 う場合のみ有効、アキュムレ タのビット7で符号を表し、それ がSフラグにコピーされている. 負のとき(M) S=1 正のとき(P) S=0

入出力命令は、入出力装置とのデータのやり取りを 行う命令です。入出力のポートとして、〇〇HからF FHのアドレス・バスの下位8ビットで示されるアド レスが設定できます。

このアドレスの指定は、入出力命令の2番目のオペランドとして、直接アドレスを示す方法と、Cレジスタにアドレスをセットして示す方法があります。

(例)

IN A, n

OUT r, (C)

nは、1バイトのI/Oアドレス、rは、A, B, C, D, E, H, Lのレジスタを示す。

● フラグは判断を行うときのためにある

プログラミング時、しばしばなんらかの判断を必要とする場合があります。大小の判定、二つのデータが等しいかどうか、ビットごとでそのビットが1か0かをチェックしたり、演算結果が8ビットで表せなくなるときの桁あふれの有無など、多くの場面が考えられます。この処理にフラグ・レジスタが用いられます。フラグ・レジスタは8ビットのレジスタで、スタックへの処理などではAレジスタとペアで処理されます。そのときにはAFとニモニックで示されます(PUSHAF, POPAF)。

具体的には、表2-3に示すような命令の実行後、その命令の処理結果がフラグ・レジスタにセットされま

〈表2-3〉命令によるフラグ・ビットの変化

^ ^	D ₇	D ₆	D ₄	D ₂	D_1	Do	フラグ・レジスタ内の対応するビット
命	S	Z	Н	P/V	N	С	
ADD A, s; ADC A, s	*	*	*	V	0	aje.	8ビット加算、キャリを含む加算
SUB s; SBC A, s; CP s	*	*	*	V	1	*	8ビット減算、キャリ(ボロー)を含む減算、比較
NEG	*	*	*	V	1	*	アキュムレータの2の補数をとる
AND s	*	*	1	P	0	0	· 公田 · 台· 佐
OR s; XOR s	эjc	*	0	P	0	0	論理演算
INC m	冰	*	*	V	0	/	8ビット・インクリメント、16ビットのインクリメントはフラグは変化しない
DEC m	*	*	*	V	1	1	8ビット・デクリメント、16ビットのデクリメントはフラグは変化しない
ADD HL, ss; ADD IX, pp; ADD IY, rr	1	1	×	1	0	*	16 ビット加算
ADC HL, ss	*	*	×	V	0	*	16ビット・キャリを含む加算
SBC HL, ss	*	*	×	V	1	*	16ビット・キャリ(ボロー)を含む減算
RLA; RLCA; RRA; RRCA	/	1	0	1	0	*	ローテイト・アキュムレータ
RLm; RLCm; RRm; RRC m SLA m; SRAm; SRL m	*	*	0	P	0	*	ローテイト、シフト
RLD; RRD	*	*	0	P	0	1	アキュムレータと(HL)間の4ビットのシフト
DAA	*	*	*	P	1	sk:	アキュムレータの10進補正
CPL	1	1	1	1	1	1	アキュムレータの1の補数をとる
SCF	/	1	0	1	0	1	セット・キャリ・フラグ
CCF	1	1	X	1	0	*	キャリ・フラグの補数をとる
IN r, (C)	*	*	*	P	0	1	レジスタ間接入力
INI; IND; OUTI; OUTD	×	*	X	×	1	1	B-1=0 の時 $Z=1$, ほかは $Z=0$
INIR; INDR; OTIR; OTDR	×	1	X	×	1	/	ブロック入出力
LDI; LDD	1	1	0	*	0	1	BC-1 \pm 0 の時 P/V = 1, ほかはP/V = 0
LDIR; LDDR	/	/	0	0	0	1	ブロック転送
CPI; CPIR; CPD; CPDR	*	*	*	*	1	1	プロック・サーチ $\left\{ egin{aligned} A = (HL) \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \$
LD A, I; LD A, R	*	aje	0	IFF	0	1	IFFの内容が P/Vにコピーされる
BIT b, m	×	oje	1	×	0	1	Sのビットbの内容がZにコピーされる

- (●プログラマが関与する必要のないフラグ)
 - S:サイン・フラグ

演算の結果が負(D7=1)の時, S=1

Z:ゼロ・フラグ

演算の結果がゼロの時, Z=1

• H:ハーフ・キャリ

BCD演算結果の下位4ビットからのキャリ、ボローがあれば、H=1

P/V: パリティ/オーパフロー・フラグ パリティ — 奇数なら P/V = 1 偶数なら P/V = 0


- N:加算/減算フラグ 減算なら N=1
 - C:キャリ/リンク・フラグ アキュムレータの最上位ビットか

らの桁上がりでセットされる 加算の時 キャリ 減算の時 ボロー

シフト, ローテイトによって, ビットのチェックを行える

- * 操作の結果 変化する
- / 操作の結果 変化しない
- 0 操作により、リセットされる
- 1 操作により セットされる
- × 不定
- V オーバフロー・フラグとして扱われる
- P パリティ・フラグとして扱われる
- R リフレッシュ・カウンタ
- I I レジスタ (割り込みベクトルの上位バイト用)

〈リスト2-1〉 プログラム例



す. それぞれの状態は、対応するビットを調べることで判定できます。しかし通常は、条件付きのジャンプ命令などを利用して判断しますので、フラグ・レジスタの中身まで立ち入ることはあまりありません。

実際の使用例をリスト2-1に示しておきます。

データの指定およびデータの格納されているアドレス指定方法 [アドレッシング]

Z80のメモリは、16ビットで指定できる64Kバイトのアドレス空間が対象です。このメモリ中の特定のアドレスを指定する方法がいくつか用意されています。また、Z80の処理の対象となるデータは8ビットから16ビットで、これらのデータをなんらかの方法で指定する必要があります。以下に、データの指定およびデータの格納されているアドレスの指定方法について説明します。

(1) イミディエイト・アドレッシング

データの指定を直接命令の中に含めてしまう方法です。二番目のオペランドとして1バイトまたは2バイトの数値を指定します。機械語のコードは、命令コードに続いて1または2バイトの数値が続きます。したがって、最終的な機械語のコードは2ないし3バイト以上の大きさになります。

機械語のコードとなった場合の2バイトの数値データは、命令コードの次に下位バイト、その次に上位バイトの順番でメモリ中に格納されます。

(例) LD A, n LD A, 50: 3E50 命令 オペランド LD BC, 5000: 010050 命令 オペランド

また、プログラムの作成時に命令の一部としてデータを指定するため、定数の指定として利用できます。 しかしプログラムの実行中に値の変化する変数データ の指定には、以降に説明するデータの指定方法を用います。

(2) 拡張アドレッシング

ここで対象となるデータは、オペランドで指定されたアドレスのメモリの中身(内容)です。1バイトのデータの場合は、指定されたアドレスの中身そのものが対象となるデータです。2バイトのデータも、このアドレッシングで指定することができます。この場合、オペランドで指定されたアドレスの中身が2バイト・データの下位バイトとなります。指定されたアドレス+1のメモリの中身が2バイト・データの上位バイトとなります。

アセンブラの表記ではこの拡張アドレッシングの場合,

(nn)

と, 2バイトのアドレスを示す数値を()でくくって 表示します。この()は,この括弧でくくられた内容 が示すアドレスのメモリの中身が対象となるデータで あることを示します.

(例)

LD HL, (5000H)

L ← メモリの5000番地の内容

H ← 5001番地の内容

2A0050

命令オペランド

(3) レジスタ間接アドレッシング

汎用レジスタのペア・レジスタによって、16ビットのアドレスを指定します。レジスタの内容がメモリの特定のアドレスを指定します。その指定されたメモリの中身が対象となるデータとなります。

(例)

LD A, (HL); 7E

命令コード

対象となるデータは1バイトのデータのみです。2 バイト以上のデータ処理の場合は、ペア・レジスタの 内容を順次1ずつ加算していけば、連続したデータの 処理も容易に行えます。

演算処理の可能なレジスタで、メモリのデータが指 定できることでプログラミングの効率化が図られるよ うになります。

前記の拡張アドレッシングによって, 書き換え可能

なメモリ中のデータを処理の対象とすることができます。これにより演算結果、または途中経過などを保存しておける、変数の指定ができるようになります。

このレジスタ間接アドレッシングの機能には、次のような効果的な利用法があります。任意の変数に対して特定の処理を施す場合など、変数の指定をこのレジスタ間接アドレッシングで行います。この処理ルーチンを呼ぶ前に、所定の変数のアドレスをペア・レジスタにセットします。これにより、異なった変数に対する処理でありながら、まったく同一のプログラムで処理できます(リスト2-1参照)。

(4) 相対アドレッシング

Z80でメモリのアドレスを示す場合,64Kバイトのアドレス空間の特定のアドレスを絶対アドレスで示すのが基本となっています。したがって、アドレスの指定には16ビットのデータが必要となります。一方、ジャンプ命令ではジャンプ先がそのジャンプ命令のある番地の近辺であることが多くあります。

この場合、次のようなアドレスの指定の方法があります。そのジャンプ命令のある番地との相対的な位置を示すことで、ジャンプ先を指定できます。この相対アドレスを1バイトで表すと、絶対アドレスで表現するより1バイト分のプログラム・メモリを節約することができます(リスト2-1参照)。

この相対アドレスを用いることで、小さいプログラ

これだけは

間接アドレッシングの表記法

知つておきたい


アセンブラで書かれた命令のオペランドに()がついた場合は、次のような間接アドレスのモードになります。このモードでは、()の中の値をアドレスとするメモリ、I/Oポートの内容が処理対象となります。

この()の中には、数値の場合、メモリまたはI/Oデバイスのアドレスの値そのものが入ります。()の中がレジスタの場合は、レジスタの内容がメモリまたはI/Oデバイスのアドレスを示します。

いずれも処理の対象は()の中の値ではなく,()の中の値をアドレスとしたメモリ, I/Oデバイ

スの保持するデータが処理対象となります。

オペランドに()がない場合は、オペランドの値



そのものが数値またはアドレスとして処理の対象になります。

ムならリロケータブルなプログラムとすることができます。そのプログラム内の絶対アドレスを参照していなければ、メモリ空間の任意の場所に置いても実行することができます。このようなプログラムをリロケータブルなプログラムといいます。これは80系の中でZ80でのみ可能でインテル社の8085A,8080Aでは使用できません。

(5) インデックス・アドレッシング

Z80は、インデックス・レジスタIX、IYをもっています。


このレジスタを用いて、インデックス・アドレッシングのモードが利用できます。IX,IYの16ピットのレジスタで、64Kバイトのメモリ空間の任意の場所が指定できます。このインデックス・レジスタで指定したアドレスとの相対位置を1バイトのオペランドとして、目的のアドレスを指定します。

レコードの先頭を示すアドレスをインデックス・レジスタで示すことで、複数のレコードを容易に処理することができます。

アセンブラでのプログラム開発

● アセンブラは 機械語のコードを絶対アドレス に割り付けるものと、実アドレスへの割り付け

〈図2-13〉 CP/MのASM(アセンブラ)によるプログラムの作成



をリンカに任せるものがある

アセンブラのソース・プログラムから,実行可能な機械語のプログラムが得られるまでには図2-13と図2-

これだけは

インデックス・アドレッシングの使い方

知っておきたい

Z80には、インデックス・アドレッシングと呼ばれるデータの指定方法があります。

この方法はIX,IYのインデックス・レジスタが示すアドレスを中心に、前後1バイト($-128\sim+127$)で表されるディスプレイスメント(偏差)で示される



メモリの内容を処理の対象とします。このアドレッシング・モードの対象は、算術演算、論理演算、ビット演算などが可能で、テーブル・データの処理などに威力を発揮します。


このディスプレイスメントは、相対ジャンプ命令

のときにジャンプ命令自身の置かれたアドレスと,ジャンプ先のアドレスとの差としても使用されます。

この相対アドレスとは現在地より5m前へとか、現在地より3歩後退などというように、ある基準からの相対的な位置を示すアドレッシング・モードです。

相対アドレス・ジャンプでは、ジャンプ 命令の置かれているアドレス、インデック ス・アドレッシングではIX、IYのインデッ クス・レジスタの示すアドレスが基準とな ります。

〈図2-14〉 M80などのリロケータブル・アセンブラによる プログラムの作成



14に示す二つの方法が代表的です。

図2-13の方法は、CP/M80のアセンブラで行われている方法で、アセンブラがソース・プログラムの情報に基づいて、機械語のプログラムが実行されるアドレスに直接割り付ける方法です。プログラムがどのメモ

〈図2-15〉アセンブルの例(図2-14を参照)

0100 LD A,00 PTEYTULTA6
0104 LD C,01
0106 CALL 0005
0109 LD C,00
0108 CALL 0005
0109 LD C,00
010F LD BC,0CA6
0112 RLCA
0113 NOP
0114 LD E,C
D)

リ・エリアで実行されるか,直接ソース・プログラム で指定できます。

そのため小さなプログラムでは、ソース・プログラムの記述の段階でどのように実行がなされていて、結果はどうだということが見通せます。ニモニック・コ

これだけは

リンカによるリロケータブル・ オブジェクトと実アドレスの決定



知っておきたい

左の図は、大企業(大きなプログラム・システム)で人事異動が行われた様子を示している。異動が発令されて、支店(個々のプログラム・モジュール)に着いてはじめて、自分の立場や役職(絶対アドレス)、同僚の配置(外部参照)などがわかる。

つまり、リロケータブル・オブジェクトという状態は配属されたところまでを表し、各支店は独立して機能しているが、リンカによって初めて、全社(最終の実行プログラム)が動き出すことを表している。

ードがわかれば、初心者でもソース・プログラムから 容易に実行のようすがわかります。

図2-14で示した中間段階のオブジェクトは、実行可能な機械語のイメージのプログラムを16進数表示で表現したものです。実行可能なプログラムは二進数データで作られていて、ディスプレイの画面やプリンタに表示できません。

図2-14で示す処理は、ソース・プログラムではプログラムが完成した時点で、どのアドレスにセットされるかは関知せず、そのソース・プログラム内での関連だけを考慮して作成します。そして、それらソース・プログラムをアセンブルして作られたリロケータブルなオブジェクト・プログラムから、実際の実行時にメモリ領域を割り当てて完成させることを、リンカと呼ばれるプログラムに任せています。実行例を図2-15に示します。

この方法を用いるアセンブラの代表は、マイクロソフト社のM80と呼ばれるアセンブラです。

アセンブラ

コンピュータ・システムを動かす命令は、メモリに保存されています。そしてその命令は、1から数バイトの2進数、または16進表示で示されるコードで表されます。コンピュータの開発された初期の頃は、直接この機械語のコードでプログラミングしたそうです。今でも、デバッグの時など、16進表示のコードを直接メモリに書き込み、テストをする場合もあります。

しかし、直接この機械語のコードでプログラム全部を書くということは困難で、実質的に不可能なことです。そのために、機械語一つ一つに対応した有意な単語を割り当てます。

この単語をニモニック・コードと呼びます。プログラマは、このニモニック・コードを体系化して作られたアセンブリ言語を用いて、プログラムをコーディング(記述)することができます。このアセンブリ言語で書かれたソース・プログラムを、機械語に変換するのがアセンブラの役目です。

このアセンブリ言語は、そのシステムがもつ命令はすべて表現することができます。したがって、ハードウェア上の問題も含めて、どのような問題でも、システムがそれを処理する命令をもっているなら、100%そのCPUの機能を引き出し実行効率の良いプログラムを作ることができます。

以下に,アセンブラを利用するときの,アセンブラに対する指令の主なものを掲げておきます.参考にしてください.

● リロケータブルなオブジェクトは大きなシステムを作る場合の不可欠な機能

大きなプログラムの場合,プログラムを分割して,あるまとまった機能ごとにプログラムをコーディング(記述)すると,作りやすく,また完成したプログラムもわかりやすいものになります.

それぞれの機能が独立して実現されていると、その モジュール化されたプログラムは、多数のプログラム から共通の処理ルーチンとして利用することができま す。これにより、過去に作った処理プログラムの機能 を毎回コーディングすることなく、ただたんに、それ らのモジュールを組み合わせて、プログラミングがで きるようになります。

このとき、それらのモジュールは最終の実行可能な プログラムで、どのメモリ・アドレスに割り付けられ るか知る術がありません。これら個々のモジュールを 統合し、それぞれデータの受け渡しなどに必要な変数。

これだけは知っておきたい

● アセンブラの書式

ソース・プログラムは一定の書式で書く必要があります。その代表的な命令行を示します。

ラベル オペコード オペランド コメント LOOP: LD BC, MAX; GET, MAX ここで, ラベルLOOPは, この命令行が置かれて いるアドレスを指すのに使うことができます。

オペランドとして、1ないし2個の語があり、これらは1ないしそれ以上のコンマ、またはスペースで区切ります。

コメントはセミコロンで始めます。

● ラベル

ラベルは、16 ビットまでの値を意味するシンボルであり、アドレスまたはデータに代えて用いられます。

プログラマの識別が容易な単語あるいは文字列で書きます。文字列のうち、初めの6文字のみ有効で、それ以上の分は無視されます。また、最初の文字は英文字でなければなりません。

ラベルは,行のどの位置からでも書き始めてよいが, 後尾にコロン(:)を付さなければなりません。行の第 1カラムから書き始めれば,コロンは省略できます。

ラベルはそれが置かれている行のロケーション値、 またはそれと等価であると指定した値と共に、ラベル・テーブルに蓄えられ、ラベルがオペランドとして 書かれている箇所があれば、テーブルから引いてきて、 その値を充当します。 ラベルの整合をとるのがリンカです (図2-16).

リンカが処理するためには、そのオブジェクトに次のような事項が含まれている必要があります。モジュール内のラベル、変数の相対アドレスおよびモジュール間での参照についての情報です。モジュールの配置先のメモリ・アドレスが決まったとき、この相対アドレスからすべての絶対アドレスが決まります。

参照のための情報とは、モジュール間で変数、ラベルを参照するため、 参照元ではそれがほかのモジュールのものであることを示し、参照先で

はそれがほかのモジュールからも参照されることを示します。それらのデータをもとに、リンカが結合処理を行います。このリロケータブル・オブジェクトの型

〈図2-16〉リンカを使用するアセンブル (各モジュール内のアドレスの参照はリンカの処理で行う)



式は、8 ビット・システムではマイクロソフト社のリロケータブル・オブジェクトが標準となっています。 このリンク作業で、プログラムをアセンブルした単

● 表現式

表現式は、1ないし数個の項から構成されていて、 定数、変数、関数などが、演算子でつながれたもので す。

この式は、アセンブラの解読能力によって種々の制限がありますが、Z80アセンブラでは、算術演算と論理演算の数種類が許されます。式は左から右へ順次計算され、括弧などで優先順位をつけることはできません。

演算子の種類を次に示します。

演算子	機能	演算子	機能
+	加算	/	除算
-	減算	&	論理積
181	乗算	1	論理和

スペースやタブのようなデリミタ(境界子,分離子) が式の中にあってもよいが,コンマは式の区切りを意味するので,使用の際には注意を要します。

演算は、すべて16ビットで行われます。8ビットの値しか許されない場合でも、演算結果が8ビット以内であれば、16ビットの値を含んだ式を使用してもかまいません。この場合下位8ビットだけが採用されます。

● 疑似命令(アセンブラ命令)

疑似命令は、Z80 自身に対する通常の命令と異なり、アセンプラに対する命令です。

アセンブリ作業に指示を与えるだけで、命令そのものが、Z80の機械語に直接変換されることはありません。ただ、その命令のオペランドが機械語に変換され

- ることはあります。例えば、DEFB命令などです。 アセンブラ命令を次に示します。
- ORG nn アドレスをnnにセットせよ。この 命令によって、以降の命令群のメモリ上での位置 が定められる。
- EQU nn この行のラベルの値をnnにし、プログラム内で、そのラベルがオペランドとして使われている所には、その値nnを充当せよ。
- END ソース・プログラムの終端とせよ。この命令をソースの最後に付しておかないと、アセンブリ作業は正しく終了しない。
- DEFB n(DBとも書く) この行の位置(ア ドレス)に、値nをそのままセットせよ
- DEFB "S" (DB) この行の位置(アドレス) に、1文字Sのアスキ・コードをセットせよ。
- DEFW nn(DW) この行の位置(アドレス) と次の位置に、2パイトの値nnを、下位パイト、 上位パイトの順にセットせよ。
- DEFS nn(DS) この行の位置(アドレス) から、nnバイト分だけ、メモリ領域を確保せよ。
- DEFM "S" (DM) この行の位置(アドレス) から、文字列Sをアスキ・コードでセットしていけ、文字列Sの文字数は1から63までの範囲である。

(注)各行の位置は、アドレスを割り振っていくために、アセンブラ自身がもっているリファレンス・カウンタの内容に対応している。

位ごとのモジュールを結合し、任意の実行アドレスに配置することができます。このときプログラムを、命令部分とデータ部分に分離することができます。したがって、作成したプログラムをROM化することが容易に行えます。

また,各モジュール間での変数, ラベルの参照方法も,アセンブラで 作成されるリロケータブル・オブジェクトだけでなく,各高級言語で出 力されるオブジェクトも共通になっ ています。

マイクロソフト社のFORTRAN, Pascalなどの高級言語もこのリロケータブル・オブジェクトを作成するのは当然として,他社製のものとも互換性のあるオブシェクトを出力する機能をもっています。

アセンブラでハードウェアに密着した部分をコーディングし、データ処理などの部分を高級言語で作り、それぞれのリロケータブル・オブジェクトを、リンカで結合するなどということもできます(図2-17~図2-19).

アセンブラの命令

アセンブラでプログラムを作るとき、機械語の命令に対応する命令コード以外に定数の設定、アセンブル作業の制御のための命令が用意されています(リスト2-2参照)。

このほかにもアセンブラのシステムによっては、マクロ機能(第9章 に詳述)をもったものなど、システムの開発を容易にするための機能が追加されています。

今回は,各アセンブラで共通なザイログ社型式のアセンブラの表記法について説明します。これで,アセンブラでプログラミングするための基本的な機能を修得することができます。その後,マイクロソフト社のM80のアセンブラのよく利用される機能を具体的な例を示して説明します(第9章参照)。

(リンカは大域的な変数、ローカルな変数共に処理する)

大きなシステムは、複数のモジュールを組み合わせて作られる


LABELG:: CALL DATAIN labell:

B


モジュール内での、ラベルなどのアドレスの設定 DATAIN:: loopl: LD HL, LABELG

- *システム全体で参照できるラベル(LABELG, DATAIN)
- *各プログラム・モジュール内のみで使用可能なラベル
- *Aを高級言語で作り、Bをアセンブラで作るようなこともできる


〈図2-18〉 リロケータブル・オブジェクトの配置



〈図2-19〉モジュール間のジャンプ、コール



〈リスト2-2〉 アセンブル・リスト の例 (プログラムそのも のは特に意味のない 処理を行っている



これだけは知っておきたい


ラベルを使用する効果

● 処理対象を抽象化できる

ラベルは記号番地とも呼ばれて、プログラムの アドレス・データを必要とする部分で、アドレス の値の代わりに用いられます。

実際のアドレスの割り当てはアセンブラが行いますので、プログラマはアドレスの絶対値についてほとんど考慮する必要はなく、プログラム作成が容易になります(図2-B参照).

〈図2-B〉ラベルの使われ方



● アドレスの指定, 定義に関する命令

アセンブラは、ソース・プログラムから機械語に変換したプログラムを、メモリの所定の場所(アドレス)に割り付ける作業を行います。このとき、どのアドレスに割り付けるのかを指定するのが、ORG命令です。

アセンプラは、このORG命令で指定されたメモリのアドレスから、順番に命令を設定していきます。設定していく途中で、特定の命令のセットされているアドレスを参照するときは、ラベルが使用されます。

このラベルは、分岐命令には不可欠な機能です。このラベルによってプログラムは、所定のアドレスを抽象化(ラベルの名前だけで)して参照することができます。ジャンプ先、参照するデータ・エリアなどを具体的なアドレスの数値で参照すると、プログラムの修正で参照アドレスがずれた場合など、それらの数値をすべて変更しなければなりません。

しかし、抽象化したラベルで指定しておくと、アセンブル時にアセンブラが最終的に確定したアドレスの値を割り当てます。したがってプログラムを修正するたびに、ラベルのアドレスを気にする必要がなくなります。アセンブルの終了を示すEND命令は、必ずソース・プログラムの最後に必要です。このほかに定数を定義したり、ラベル、定数の有効範囲を指定するアセンブラ命令も用意されています(リスト2-2参照)。

第2章 Appendix ① Z80命令コード表①

ビット		-1-1	כדקו	اللا					ノース(ud								命令表記例	機相
		1	プライド			1.	ジス		/ - X1	則	1.2	シスタ	田子女	1.3	ックスド	拡張アド	イミディ	デスティネーション	
		I	R	A	В	C	D	E	Н	L	(HL)					A 3553	x11	(4-2)	
	A	ED 57	ED 5F	7F	78	79	7A	7B	7C	7D	7E	OA	1A	DD 7E	FD 7E	3A n n	3E	LD A.B	•
	В			47	40	41	42	43	44	45	46			DD 46 d	FD 46		06 n	$A \leftarrow B$ $\begin{bmatrix} LD & A, (HL) \end{bmatrix}$,
	С			4F	48	49	4A	4B	4C	4D	4E			DD 4E d	FD 4E d		OE n	$A \leftarrow (HL)$ LD A, (IX + 03H)	
レジスタ	D			57	50	51	52	53	54	55	56			DD 56 d	FD 56		16 n	$A \leftarrow (IX + O3H)$	1
	E			5F	58	59	5A	5B	5C	5D	5E			DD 5E d	FD 5E d		lE n	LD A, (1234H) A←(1234H)	
	Н			67	60	61	62	63	64	65	66			DD 66 d	FD 66		26 n	LD A, 12H	į
	L			6F	68	69	6A	6B	6C	6D	6E			DD 6E d	FD 6E d		2E n	A←12H LD (HL), A	
	(HL)			77	70	71	72	73	74	75							36 n	(HL)←A	
レジスタ 間接	(BC)			02														LD (IX+05H), A $(IX+05H)\leftarrow A$	
	(DE)			12														LD (1234H), A	
インデッ	(IX+d)			DD 77 d	DD 70 d	DD 71 d	DD 72 d	DD 73 d	DD 74 d	DD 75							DD 36 d	(1234H)←A	
クスド	(IY+d)			FD 77 d	FD 70	FD 71 d	FD 72 d	FD 73	FD 74 d	FD 75							FD 36 d n		
拡張アドレシング	(nn')			32 n															
インプラ イド	I			ED 47															
イド	R			ED 4F															

					ソ	ース	則							1
					V	ジス	9			拡張イミ ディエイト	拡張 アドレッシング	レジスタ 間接	(デスティネーション)
			AF	BC	DE	HL	SP	IX	IY	nn'	(nn')	(SP)	7-2)
		AF										Fl	LD BC,0659H	01 59
		ВС								01 n	ED 4B n'	Cl	B← 06H C← 59H	06
		DE								11	ED 5B n	D1	LD BC, (0659H) B←(0659H)	ED 4 B 5 9
	レジスタ	HL								2 1 n	2 A n n	E1	C←(065AH) LD (0659H), BC	06 ED
スティネー ション側		SP				F9		DD F9	FD F9	31	ED 7B n		(0659H)←C (065AH)←B	43 59 06
		IX								DD 21 n	DD 2 A n'	DD E1	PUSH AF SP←SP-1	F5
		IY								FD 21 n	FD 2A n'	FD E1	LD (SP), A SP←SP-1	
	拡張アドレッシング	(nn')		ED 43 n'	ED 5 3 n	22 n	ED 73	DD 22 n	FD 22 n				LD (SP), F	Fl
PUSH命令	レジスタ 間接	(SP)	F5	C5	D5	E5		DD E5	FD E5				LD F, (SP) SP←SP+1 LD A, (SP)	

Z80命令コード表②

第2章 Appendix 1)

交換命令。 "EX", "EXX"

		イン	インプライド・アドレッシング					
		AF'	BC', DE' & HL'	HL	IX	IY		
	AF	08						
インプライド	BC, DE & HL		D9					
	DE			EB				
レジスタ 間接	(SP)			E3	DD E3	FD E3		

命	今	夷	記例	機械	話
rafa	13	26	ロレフリ	785, 785	RE

EX AF, AF	08
AF↔AF'	
EX DE, HL	EB
DE↔HL	
EXX	D9
BC↔BC'	
DE↔DE'	

8ビット算術,論理演算命令.

"ADD; "ADC; "SUB; "SBC; "AND; "XOR; "OR; "CP; "INC; "DEC"

INC, DECを除いてデスティネーション はすべてAレジスタであるが,ニモニック に表記するものとしないものがある

HL HL

					ソー	ス側						
		レシ	スタ	アド	レッシ	ング		レジスタ 間接	レジスタ インデッ 関接 クス			
	A	В	С	D	Е	Н	L	(HL)	(IX + d)	(IY+d)	n	
ADD	87	80	81	82	83	84	85	86	DD 86 d	FD 86 d	C6	
ADC	8F	88	89	8A	8B	8C	8D	8E	DD 8E d	FD 8E d	CE	
SUB	97	90	91	92	93	94	95	96	DD 96 d	FD 96 d	D6	
SBC	9F	98	99	9A	9B	9C	9D	9E	DD 9E d	FD 9E d	DE n	
AND	A7	AO	Al	A2	A3	A4	A5	A6	DD A6 d	FD A6 d	E6	
XOR	AF	A8	A9	AA	AB	AC	AD	AE	DD AE d	FD AE d	EE	
OR	B7	во	В1	B2	В3	B4	В5	В6	DD B6 d	FD B6 d	F6	
CP	BF	в8	В9	BA	вв	вс	BD	BE	DD BE d	FD BE d	FE n	
INC	3C	04	oc	14	10	24	2C	34	DD 34 d	FD 34 d		
DEC	3D	05	OD	15	1D	25	2D	35	DD 35 d	FD 35 d		

	ath As	35 W	03
ADD	_		

	ADD A.B	80
	A←A+B	
	ADD A.(HL)	86
	$A \leftarrow A + (HL)$	
ı	ADD A. (IX + 07H)	DD 86
	A←A+(IX+07H)	07
	ADD A, 33H	C6
	A←A+33H	33
	ADC A, H	8C
	A←A+H+キャリ	
	SUB L	95
	A-A-L	
	SBC A, E	9E
	A←A-E-キャリ	
	AND (HL)	A6
	A←A∧(HL)	
	XOR C	A9
	A←A⊕C	
	OR B	BO
	A←A∨B	
	CP 2AH	FE 2A
	A-2AH	
	INC D	14
	D←D+1	92
	DEC A	3D

機械語

16ビット算術演算命令。 "ADD", "ADC", "SBC", "INC", "DEC"

			- '/	ース化	ii)			
			BC	DE	HL	SP	IX	IY
		HL	09	19	29	39		
テ	ADD	IX	DD 09	DD 19		DD 39	DD 29	
ノスティネ		IY	FD 09	FD 19		FD 39		FD 29
1	ADC	HL	ED 4A	ED 5A	ED 6A	ED 7A		
ション	SBC	HL	ED 42	ED 52	ED 62	ED 72		
則	IN	IC	03	13	23	33	DD 23	FD 23
	DI	EC	ОВ	18	2B	3B	DD 2B	FD 2B

命令表記例		命	令	表	5	例	
-------	--	---	---	---	---	---	--

命令表記例	機械語
デスティネーション(ソース)	
ADD HL, BC	09
HL←HL+BC	
ADD IX, SP	DD
IX←IX+SP	39
ADC HL, DE	ED
HL←HL+DE+キャリ	5 A
SBC HL, BC	ED
HL←HL-BC-キャリ	42
INC SP	33
SP←SP+1	
DEC IX	DD
IX←IX−1	2 B

ブロック転送命令。"LDI", "LDIR", "LDD", "LDDR"

		ソース	
		レジスタ 間 接	
		(HL)	
	(DE)	ED AO	LDI
レジスタ		ED BO	LDIR
間接	(DE)	ED A8	LDD
		ED B8	LDDR

ブロック・サーチ命令。 "CPI", "CPIR", "CPD", "CPDR"

レジスタ 間接 (HL)	▶HLはアキュムレータの内容 と照合するメモリの位置の ポインタ ▶BCはバイト・カウンタ
ED Al	CPI
ED Bl	CPIR
ED A9	CPD
ED B9	CPDR

汎用算術演算命令。 "DAA", "CPL", "N EG", "CCF", "SCF"

DAA	27
CPL	2 F
NEG	ED 44
CCF	3 F
SCF	37

CPU制御命令。"NOP", "HALT", "DI", "EI", "IM"

NOP	00
HALT	76
DI	F3
EI	FB
IMO	ED 46
IM1	ED 56
IM2	ED


モード0. 8080Aモード

38H番地へのコール命令

IM2 ED レジスタIと割り込みデバイスからの8ピット・データを用いた間接コール命令

第2章 Appendix 1 Z80命令コード表3

ローテイト,シフト命令。 "RLC", "RRC", "RL", "RR", "RLCA", "RRCA", "RLA", "RRA", "SLA", "SRA", "SRL", "RLD", "RRD"



	ンプ, ", "JI						'RE	T". "	RET	TI".	"RE	TN"	命令表記例	機械語
				条	件					- ,			JP 1600H PC←1600H	C3 00 16
			無条件	キャリ	ナヤリ NC	ゼロZ	ノン・ ゼロ NZ	パリティ 傷数 PE	パリティ 奇数 PO	負 M	正 P	カウント	JP Z, 1602H Z=1のとき PC←1602H Z=0のとき PC←PC+1	CA 02 16
JP	拡イエイト		C3 n' n	DA n' n	D2 n' n	CA n' n	C2 n'	EA n' n	E2 n'	FA	F2 n		JR LABEL+5 アセンブラでは、ディスプ	18
JR	相対	PC+e	18 e-2	38 e-2	30 e-2	28 e-2	20 e-2						レイスメントではなく. ジャンプ先を示す動(数値、 ラベル、式など)を記述する	03
JP		(HL)	E9										JR C, LABEL-4	38 FA
JP	レジスタ 間 接	(IX)	DD E9	-									[JP (HL)] PC←HL	E9
JP		(IY)	FD E9										CALL 3344H (SP-1)←PCu	CD 44
CALL	拡ミディエイト	nn	GD n' n	DC n' n	D4 n	GC n'	C4 n'	EC n' n	E4 n' n	FC n'	F4 n n		$(SP-2) \leftarrow PC_L$ $PC \leftarrow 3344H$	33
DJNZ	相対	PC+e										10 e-2	Z=00 ≥ ₹ (SP-1)←PC _H	C4 00 34
RET	レジスタ 間 接	(SP) (SP+1)	C9	D8	DO	C8	GO	E8	EO	F8	FO		(SP-2)←PC _L PC←3400H	
RETI	レジスタ 間 接	(SP) (SP+1)	ED 4D										$Z=10 \ge PC \leftarrow PC+1$ RET $PC_1 \leftarrow (SP)$	C9
RETN	レジスタ 間 接	(SP) (SP+1)	ED 45										$PC_{H} \leftarrow (SP+1)$ $SP \leftarrow SP+1$	
フラグ	によっ	ては、	一つじ	上の	目的で	で用い	られる	5						

Z80命令コード表4

第2章 Appendix 1

ビット操作命令。 "BIT", "RES", "SET"

命令表記例 機械器 リスタート命令。"RST"

		レジスタ・アドレッシング り間接 イン								インテ	ックス
	ビット	A	В	C	D	E	Н	L	(HL)		(IY+d)
	0	CB 47	CB 40	CB 41	CB 42	CB 43	CB 44	CB 45	CB 46	DD CB	FD CB
	1	CB 4F	CB 48	CB 49	CB 4A	CB 4B	CB 4C	CB 4D	CB 4E	DD CB	FD CB
	2	CB 57	CB 50	CB 51	CB 52	CB 53	CB 54	CB 55	CB 56	DD CB	FD CB
BIT	3	CB 5F	CB 58	CB 59	CB 5A	CB 5B	CB 5C	CB 5D	CB 5E	DD CB	FD CB
211	4	CB 67	CB 60	CB 61	CB 62	CB 63	CB 64	CB 65	CB 66	DD CB	FD CB
	5	CB 6F	CB 68	CB 69	CB 6A	CB 6B	CB 6C	CB 6D	CB 6E	DD CB	FD CB
	6	CB 77	CB 70	CB 71	CB 72	CB 73	CB 74	CB 75	CB 76	DD CB	FD CB
	7	CB 7F	CB 78	CB 79	CB 7A	CB 7B	CB 7C	CB 7D	CB 7E	DD CB	FD CB
	0	CB 87	CB 80	CB 81	CB 82	CB 83	CB 84	CB 85	CB 86	DD CB	FD CB
	1	CB 8F	CB 88	CB 89	CB 8A	CB 8B	CB 8C	CB 8D	CB 8E	DD CB	FD CB
	2	CB 97	CB 90	CB 91	CB 92	CB 93	CB 94	CB 95	CB 96	DD CB	FD CB
RES	3	CB 9F	CB 98	CB 99	CB 9A	CB 9B	CB 9C	CB 9D	CB 9E	DD CB	FD CB
	4	CB A7	CB AO	CB Al	CB A2	CB A3	CB A4	CB A5	CB A6	DD CB	FD CB
	5	CB AF	CB A8	CB A9	CB AA	CB AB	CB AC	CB AD	CB AE	DD CB	FD CB
	6	CB B7	CB BO	CB B1	CB B2	CB B3	CB B4	CB B5	CB B6	DD CB	FD CB
	7	CB BF	CB B8	CB B9	CB BA	CB BB	CB BC	CB BD	CB BE	DD CB	FD CB
	0	CB C7	CB CO	CB Cl	CB C2	CB C3	CB C4	CB C5	CB C6	DD CB	FD CB
	1	CB	CB C8	CB C9	CB	CB CB	CB	CB	CB	DD CB	FD CB
	2	CB D7	CB DO	CB D1	CB D2	CB D3	CB D4	CB D5	CB D6	DD CB	FD CB
SET	3	CB DF	CB D8	CB D9	CB DA	CB DB	CB	CB	CB DE	DD CB	FD CB
OE 1	4	CB E7	CB EO	CB E1	CB E2	CB E3	CB E4	CB E5	CB E6	DD CB	FD CB
	5	CB EF	CB E8	CB E9	CB EA	CB EB	CB	CB ED	CB	DD CB	FD CB
	6	CB F7	CB FO	CB F1	CB F2	CB F3	CB F4	CB F5	CB F6	DD CB	FD CB
	7	CB	CB F8	CB F9	CB	CB FB	CB FC	CB FD	CB	DD CB	FD CB

BIT O, A	CB
Aレジスタの	47
0ピットが、	
0のとき	
Zフラグ=1	
1のとき	
Zフラグ=0	

RES 3, (HL)	CB
HLレジスタ	9E
で示されるメ	
モリの値の第	
3ビットを0に	

ET 7, E	CB
Eレジスタの	FE
第7ピットを	2
71-42	

		OP3-F
	0000Н	C7
	0008Н	CF
コー	ООІОН	D7
ル	0018Н	DF
アドレ	0020Н	E7
ス	0028Н	EF
	0030Н	F7
	0038Н	नन

命令表記例	機械語
RST OOH	C7
$(SP-1) \leftarrow PC_{H}$ $(SP-2) \leftarrow PC_{L}$ $PC_{H} \leftarrow OOH$ $PC_{L} \leftarrow OOH$	
RST 38H $(SP-1) \leftarrow PC_{H}$ $(SP-2) \leftarrow PC_{L}$ $PC_{H} \leftarrow 00H$ $PC_{L} \leftarrow 38H$	

FDCB d A6)

入力命令. "IN", "INI", "INIR", "IND", "INDR"

				入力;	ポート	
				イミディエイト	レジスタ 間 接	
				(n)	(C)	
			A	DB n	ED 78	
		レジスタ・アドレッシング	В		ED 40	
	IN		С		ED 48	
デスティネーション入力			D		ED 50	
			Е		ED 58	
			Н		ED 60	
			L		ED 68	
	INI		(HL)		ED A2	ブロ
	INIR	レジスタ			ED B2	ク入
	IND	間接			ED AA	ブロック入力コマンド
	INDR				ED BA	ンド

	BA
命令表記例	機械
IN A, (3EH)	DE
入力ポート3EHからAレジス	タヘデータ 3 E
を入力する	
FRY TY (00)	

IN H, (C) Cレジスタで指定した人力ポートから、 Hレジスタヘデータを入力する

出力命令。"OUT", "OUTI", "OTIR", "OUTD", "OTDR"

			D3 n										
			A	В	С	D	E	Н	L	(HL)			
OUT	イミディエイト	(n)											
001	レジスタ 間 接	(C)	ED 79	ED 41	ED 49	ED 51	ED 59	ED 61	ED 69				
OUTI	レジスタ 間 接	(C)								ED A3			
OTIR	レジスタ 間 接	(C)								ED B3			
OUTD	レジスタ 間 接	(C)								ED AB			
OTDR	レジスタ 間 接	(C)					1			ED BB			

デスティネーション 出力ポート

命令表記例	
OUT (06H), A	

出力ポートO6HへAレジスタの値を出力する

Cレジスタで指定した出力ポートへ、レジスタの値を出力する

機械語

D3

ED 69

第2章 Appendix ② レジスタの働き

● CPU内部にレジスタとよばれ るデータを処理するためのエ リアがある

データはメモリ中に用意されます。 そして、それらのデータに演算処理 を施し結果を得ます。その結果はメ モリに得られるのではなく、アキュ ムレータと呼ばれるレジスタに得ら れます。また、処理の過程で一時的 に途中の結果を保存しておくことが 生じます。それらの処理を円滑に進 めるためにも、レジスタと呼ばれる データの処理エリアがCPUの内部 に用意されています。

Z80の場合,このレジスタは図2-2に示すように、数種類のそれぞれの役割を与えられたレジスタが内蔵されています。


データの演算は、8ビット、 16ビットいずれの命令も用意 されている

対称性(第2章Appendix①参照)にはいくぶん欠ける点がありますが、演算は8ビット演算,16ビット演算いずれも用意されています。なお、加減算は8ビット,16ビット共に用意されていますが、論理演算は8ビットの演算しかできません。演算結果のフラグに与える影響も様々ですので注意が必要です。

■ Aレジスタは演算処理の中心 となるレジスタでアキュムレ ータと呼ばれている

8 ビット・データの演算の場合, その結果が得られるのはこのAレジスタのみです。また,直接アドレッシングによる入出力命令でも,このAレジスタ経由でなければなりません(図2-C).

その他にも、対象がAレジスタでなければならない命令があります。 割り込みベクトル・テーブルの上位 アドレスなどは、Aレジスタからし 〈図2-C〉Aレジスタはオールラウンド・プレイヤ



〈図2-D〉 Bレジスタは繰り返し実行する場合のカウンタとして利用される




〈図2-E〉I/O処理のCレジスタによる間接アドレス指定



レジスタの働き

〈図2-F〉 8ピットCPUでも レジスタの組み合 わせで16ビット処 理が行える




BC, DE, HLは、それぞれ結合されて、16ビットのレジスタとして処理することができる。 特にHLレジスタは、Aレジスタのように16ビットを扱ううえでは処理の中心となる

〈図2-G〉 Z80の16ピット・レジスタ

SP CALL, PUSH, POP命令などのスタック操作時の対象となる基準のアドレスを格納するレジスタ

IX,IY Z80特有*の命令で,各種のメモリ・アドレッシングの基準となる 1以、IYにメモリのアクセスする基準のアドレスをセットし、このインデックス・レジスタでアドレスを指定しメモリのアクセスを 行う、オフセットを指定することもできる



*8080A/8085Aにはない

かロードできません。レジスタ間接アドレスによって データの転送を行う場合にAレジスタ以外は, データ のアドレスを格納するレジスタに制限がつきます。

● Bレジスタは繰り返し処理のプログラム時の 繰り返し数を示すカウンタになる

このBレジスタは、255回以下の繰り返しの場合の カウンタとして利用します。どのレジスタを使用して も繰り返し処理のプログラムを書くことはできます。

しかし、Z80ではDINZ命令という 便利な命令が用意されています。

この命令は、Bレジスタの値を1 減じてその結果が0ならば次の命令 に進み,もし0でなければオペラン ドで示されたラベルの位置にジャン プします。したがって、この命令の みで繰り返し処理が実現できます (図2-D)。

● Cレジスタは間接アドレス指 定による入出力処理を実現す る

8080AからZ80になって強化され た機能で、このCレジスタで示され たアドレスのI/Oデバイスとの入出 力処理が行えます。また,入出力の 相手となるレジスタも, Aレジスタ のみから、8ビットのレジスタすべ てに拡張されています。

この機能の追加により, 複数の入 出力装置に対して共通な処理を行う 場合、Cレジスタにそれぞれのアド レスをロードして, 共通なサブルー チンをコールすることで容易に実現 できるようになりました(図2-E).

● 8ビットのレジスタを対にし て16ビットのレジスタとして 使用できる

8ビットの各レジスタは、それぞ れ次のように組み合わせて16ビッ ト・レジスタとして使用します。 BC, DE, HLがそれぞれ対となる レジスタです。その中でHLのペ ア・レジスタは、16ビット・レジス

タのアキュムレータの役割を与えられています。また、 この16ビット・レジスタ間の加減算は用意されていま すが, ディクリメント,インクリメント命令などでは フラグが変化しないなどと、8ビットの命令と異なっ ている部分がありますので注意が必要です(図2-F).

その他にZ80は、16ビットのインデックス・レジス タをもっていて、メモリ中のデータを指定するアドレ ッシングを多様なものにしています(図2-G).

トランジスタ技術

好評発売中

禁集 画像処理回路技術のすべて

カメラとビデオ回路、パソコンとを融合させる

No.5



B5判 184頁 定価1.500円 送料260円

【内容】 (1)NTSC信号とその利用技術 (2)NTSCデコーダの設計・製作 (3)NTSCエンコーダの設計・製作 (4)ビデオ・エンハンサの設計・製作 (5)NTSCデコーダ&スーパインポーザの設計・製作 (6)カラー・スーパインポーザの設計・製作 (App)ビデオ・パターン・ジェネレータの製作 (7)NTSC信号のA-D変換技術 (8)多機能ビデオ・エフェクタの設計・製作 (9)ビデオ・フィールド・メモリの設計・製作 (10)倍速スキャン・コンパータの設計・製作 (11)パソコンによる画像処理技術 (12)パソコン用画像入力ボードの設計・製作 (13)パソコン用 1 次元イメージ・センサ・ボードの設計・製作 (14)2次元CCDカメラの設計・製作 (15)パソコン用2次元ディジタル・カメラの製作と応用

既 刊 … 好評発売中

定価:すべて1,500円

No. 1 基礎からマスタするダイオード、トランジスタ、 FETの実用回路技術

個別半導体素子活用法のすべて

【内容】一般用/電源整流用/定電 圧/定電流/発光/可変容量/マイ クロ波の各ダイオード,小信号・汎 用/パワー/小信号高周波 他

No.2 16ビットMPUとその周辺LSIを使いこなすためのハード&ソフト

作りながら学ぶMC68000

【内容】 MC68000とCPUボードの 製作,モニタ・プログラムの搭載, 命令セットとアセンブラ文法,I/Oボ ードの製作,CP/M-68Kの移植 他

NO.3 16ビット・バソコンを使いこなすためのハード&ソフト PC9801と拡張インターフェースのすべて

【内容】 PC9801シリーズの内部構成, PC9801シリーズの拡張スロットの詳細, メモリ・ボードの製作, A-DボードとD-Aボードの製作 他

No.4 実験で学ぶ4000B/4500B/74HCファミリ

C-MOS標準ロジックIC活用マニュアル

【内容】 基本ゲートIC, インターフェース用IC, ラッチIC, フリップフロップ, マルチバイブレータ, カウンタ, デコーダ/エンコーダ 他

CQ出版和

〒170 東京都豊島区巣鴨1-14-2 ☎03-947-6311 振替 東京0-10665



III NEXT

CPUとメモリ/ペリフェラルの接続の仕方,データの 読み書きのタイミングをどのように設計するかを,具 体的に示しながら説明します。

アドレス・デコーダ:指定されたアドレスで、それぞれの素子をイネーブルする回路。

ペリフェラル:周辺の意、CPUの周囲にあって、各種の機能を実現するデバイスを指す.

DC特性 : 直流特性. 入出力電圧レベル, 駆動電流の量などの特性.

AC特性 : 処理速度に関する特性、出力を指定してからデータ確定までの時間など、タイミング設計

の基礎となる.

NMOS:電子をキャリアとしたMOSトランジスタ. 多くのLSIがこのNMOS.

C-MOS : P, Nチャネルの異なったMOSトランジスタを組み合わせて作る. 低電力化, 高速化が図

れるため、多くのデバイスがC-MOS 化されている.

マシン・サイクル: CPUの処理の最小単位、命令は1から数個のマシン・サイクルで構成される。

中には数十になるものもある。

M80 : マイクロソフト社製のZ80,8080A用のマクロ・アセンブラ,

この章では、Z80のCPUチップを使用し、最小限の機能をもったシングル・ボード・コンピュータ・システムを示し、その概要について説明します。Z80のシステムの全体像を把握し、各コンポーネントの組み合わせ、データの大きな流れをつかむことを目的とします。

その次に、Z80 CPUの各端子の説明を行います。

シングル・ボード・コンピュータを 構成する基本的な機能

Z80を使用した最小システムとしては図3-1に示すように、CPUチップ、ROM、専用のパラレルI/O用のLSIと数個のTTLで構成することができます。この場合、RAMをもっていないためプログラム作成上多くの制約が生じます。しかし、データを受け取り、なんらかの加工をし結果を再び出力するような処理では、十分に実用になります。

Z80は、内部に多くのレジスタをもっているので、データ保存のバッファ代わりに利用できます。14バイトくらいはとれそうです。

次にRAMを追加した小規模なシステムを考えます。 RAMを追加することで、かなり大量のデータを RAMのメモリ上に一時的に保存することができます。 またプログラムの作成上スタックが使え、サブルーチ ンがコーディングできるようになります。これは、プログラムの作成上必要不可欠なことです。

前記のRAMなしのシステムは特殊な例で、一般的には図3-2のシステムが最小システムと考えられます。 CPUチップ、TTLによるクロック発振部、RAM、ROMによるメモリ部、シリアル、パラレルのI/OペリフェラルLSIによる入出力部から構成されています。


最近は、大容量のROM、RAMが容易に利用できますので、このボードでも16KバイトROM、8 KバイトRAMのそれぞれ1個のメモリ・チップを使用して実現できます。

このように、小規模なシステムの場合、バスに接続される素子の数が少なく、CPUの出力端子のドライブ能力だけで各素子を十分駆動することができます。したがって、バッファなどの回路が省略でき、非常にシンプルなシステムになります。


また、アドレス・デコーダについても、多くの場合 16ビット(メモリ)、8ビット(I/O)のアドレス・ラインをすべて使用するわけではありません。そのシステムで使用する各素子のみについて識別できれば、それで十分アドレス・デコーダの機能を果たします(図3-3)。

しかしこの場合,同一のメモリ・チップに対して複数以上のメモリ・エリアが割り付けられることになり

〈図3-1〉 Z80ミニマム・システムの構成例



〈図3-3〉デコーダの回路を設けず1/0素子を選択する場合



ます. そのことを考慮してプログラムを作成すればよいのですから、なんら問題は生じません.

汎用のボード・システムなどの場合に使われるアドレス・デコーダは、すべてのアドレス・ラインを使用してデコードしておく必要があります。 そうすれば、ボードを追加したときに、アドレスの指定で混乱することが避けられます。

Z80の出力端子のドライブ能力 および入力端子の特性

Z80の各端子のDC特性を図3-4に示します。DC特性とは、"H"レベル、"L"レベルのそれぞれの範囲、

接続する アドレス・ ライン	111	スク	CS	に接	続す	る	ビジスタ 選択端 ラ	子に接続	各ポート のアドレス
A ₂	_			_	A ₃		0 0 1 1	0 1 0 1	F8 H F9 H FA H FB H
A ₃	1	1 .	1	1	0	1	0 0 1 1	0 1 0 1	F4 H F5 H F6 H F7 H
A ₄	1	1	1	0	1	1	0 0 1 1	0 1 0 1	ECH EDH EEH EFH
A ₅	1	1	0	1	1	1	0 0 1 1	0 1 0	DCH DDH DEH DFH
A ₆	1	0	1	1	1	1	0 0 1 1	0 1 0 1	BCH BDH BEH BFH
A ₇	0	1	1	1	1	1	0 0 1 1	0 1 0 1	7 C H 7 D H 7 E H 7 F H


入力電流、出力駆動能力などの仕様です。タイミング、 データの伝達特性などは、AC特性として個々の周辺 装置との接続法について説明するときに具体的に述べ

〈図3-2〉小規模なZ80のシステム

〈図3-4〉 Z80 CPUのDC特性

 $(T_{\rm c} = 0^{\circ} \text{C} \sim +70^{\circ} \text{C} \quad V_{\rm cc} = +5\text{V} +5\%)$

記号	項目	最小值	最大值	単位	測定条件
VILC	クロック"L"入力電圧	-0.3	0.45	V	
V_{IHC}	クロック"H"入力電圧	$V_{CC} = 0.6$	$V_{CC} + 0.3$	V	
V_{IL}	"L"入力電圧	-0.3	0.8	V	
V_{IH}	"H"入力電圧	2.0	V_{CC}	V	
V_{OL}	"L"出力電圧		0.4	V	$I_{OL} = 1.8 \text{mA}$
V_{OH}	"H"出力電圧	2.4		V	$I_{OH} = -250 \mu A$
I_{CC}	消費電流		150	mA	
I_{LI}	入力リーク電流		10	μА	$V_{IN} = 0 \sim V_{CC}$
I_{LOH}	3ステート出力リーク電流		10	μА	$V_{OUT} = 2.4 \text{V} \sim V_{CC}$
I_{LOL}	3ステート出力リーク電流		-10	μА	$V_{OUT} = 0.4 \text{V}$
I_{LD}	入力時のデータ・バスのリーク電流		±10	μА	$0 \le V_{IN} \le V_{CC}$



- ▶クロック端子はTTL仕様になっていない。したがってTTLのクロック・ジェネレータからクロック を得るとき、少なくとも300Ωくらいの抵抗でVccにブルアップする。
- ▶各端子の出力ドライブ電流はLS TTL 4個分の能力しかない。大きなシステムでは各バスにバッファが必要となる

〈表3-1〉 TTLの標準入出力特性(1入力端子)

項目シリーズ	等価的な 入力特性 (kΩ)	"H"時の 最大入力電流 I _{IH} (μA)	"L"時の 最大入力電流 IIL(mA)	ゲート当たり の伝達時間 (ns)	ゲート当たり の消費電力 (mW)	処理できる 周波数 (MHz)	"H"時の 最大出力電流 IoH(µA)	"L"時の 最大出力電流 IoL(mA)
54/74	4	40	-1.6	10	10	DC~35	-400	16
54H/74H	2.8	50	-2	6	22	DC ~ 50	- 500	20
E 4 I	40	10	-0.18	20		200	100	
54L	8	20	-0.8	33	1	DC ~ 3	-100	2
54LS/74LS	18	20	-0.4	9.5	2	DC~45	-400	4/8
54S/74S	2.8	50	-2				-1000	20
54ALS/74ALS	40	20	-0.2	4	1	DC~100	-400	4/8
54AS/74AS	2.7	200	-2	1.5	22	DC~200	- 2000	20
フェアチャイルド 74Fシリーズ		20	-0.6	3.0	4	DC~100	-1000	20

- *最近は、各メーカからHCシリーズと呼ばれるC-MOSを使うことも多くなっている。これらは、LS TTLと同等な処理速度をもち、 ドライブ能力も従来のC-MOSがLS TTLを1素子しかドライブできなかったのに対し、LS TTLを10素子までドライブすることが できる。このため、LS TTLと混在させることが可能になる。また、さらに高速のACシリーズも順次そろっている。
- *ただし、HCシリーズをドライブする場合は、"H"レベルを確保するために、3.3kΩくらいのブルアップ抵抗が必要。この部分のみコンパチブルでなくなるが、その他は、LS TTLと同様に扱える。
- *54は74シリーズのMILスペック品

ます。


TTLから、NMOSまたはC-MOSをドライブする場合は、入力インピーダンスが非常に高いのでドライブ電流の問題はありませんが、入力容量が比較的大きいため、容量性負荷の増大によるスピードの低下の問題が生じます。

NMOS, C-MOSからTTLをドライブする場合,レベルの問題は生じませんが, "L"レベルのときの吸い込み電流の容量が少ないので,せいぜいTTLを一つドライブするだけの能力しかありません。なお,表3-1にTTLの入出力特性を示します。

これらそれぞれの素子のドライブ能力はデータ・シートに I_{OL} ("L" レベル出力電流), I_{OH} ("H" レベル出力電流), そのときの出力電圧の "L" レベル, "H" レベルが載っています。この出力特性と相手側の入力特性がマッチするかどうかのチェックを行います(図3-5).

図3-4のZ80CPUチップの各出力端子のドライブ能力をもとにして、そのシステムで必要とする各バスのドライブ能力を満足するかどうかチェックします。不足する場合は、バッファを設けてドライブ能力を強化します。

〈図3-5〉Z80の入出力電圧特性



Z80の各端子の機能についての 概要の説明

● データ・バス(双方向性のバス)

データ・バスは、8本あります(図3-6). この8本が8ビットのデータを表し、これにより8ビットCPUと呼ばれています。CPUチップは、データを読み込むと共に、外部にデータを書き出すことも行います。そのためデータ・バス上の信号は、一方通行でなく両方向へデータが行き来します。

しかしこのデータの移動は、二車線の道路を同時にデータが行き来するわけではありません。8ビットのデータの送受信を8本の信号線で行うのですから、単線の線路を交互に運転されるローカル線みたいなものです。このポイントの切り替えに相当する信号がCPUから出ていて、データ・バス上のバッファの方向の切り替えに利用されています。

● アドレス・バス

16本のアドレス・バスがZ80には用意されています。 この16本のアドレス線で、16ビットのアドレス信号が

これだけは

ファンアウト

知っておきたい

TTLは、入力出力が図3-Aのようになっています。したがって、入力端子を"L"の状態にすると、入力段のトランジスタのエミッタ電流が流れることになります。この電流の値は、TTLの各タイプによって異なります。

高速タイプの74S,74ASでは2mAが最大で,現在一般に使用されているショットキの74LSタイプは0.4mAとなっています。スタンダートのTTLでは,1.6mAが入力端子を"L"の状態にするために,入力端子より吸い込む必要のある電流の最大値です。


"H"の入力に対しては、逆バイアスになるため、 $20\mu A \sim 40\mu A$ の電流しか流れ込めません。

一方,TTLの出力特性は入力特性に応じて,"L" のときは相手から 8 $mA \sim 16 mA$ の電流を吸い込むことができるようになっています。


これら入力と出力間の電流の比がファンアウトと


なります。そしてファンアウトは、その出力端子がいくつの入力端子を駆動することができるかを示します。

〈図3-A〉 TTL同士の接続



具体的には**74LS**の素子は $I_{IL}=-0.4$ mA, $I_{OL}=8$ mAなので、ファンアウト= $I_{OL}/I_{IL}=8/0.4=20$ となり、最大20個の**74LS**タイプをドライブすることができる





出力されます。これにより最大64Kバイトのメモリを 制御することができます。64Kバイトは、10進数の普 通の表現では65536バイトとなります。

メモリの読み書きのときは16本のアドレス線がすべ て利用されます。しかし、入出力装置との間でデータ の交換を行うための入出力命令では、アドレス線は下 位の8本しか使用しません。上位のアドレス・ライン にはAレジスタの内容が出力されます。したがって、 通常は入出力装置を最大256個までしか割り当てられ ません。

コントロール・バスの個々の 端子についての説明

Z80は、CPUの動作をコントロールするための制御 信号を出したり、外部の状況を検出する端子によるコ ントロール・バスをもっています。

● システム・クロック

このクロックは、マイクロコンピュータ・システム の動作の基準になります。CPUチップのグレードに よってクロック周波数の上限が2.5MHz(Z80),4 MHz(Z80A), 6 MHz(Z80B), 8 MHz(Z80H)と各種 あります。4MHz以上の高速のバージョンでは、ア クセス・スピードの遅いROMの接続などで工夫が必要 になります

また、このシステム・クロックには下限があります。 規格では下限のシステム・クロックの周波数は500kHz となっています。この値は、上限のクロック周波数の 異なっているものでも共通です。

この下限があるということは、CPUチップ内にダ イナミックな動作を必要とする部分があるためです。 これは、自転車が走り続けなければ倒れてしまうよう に、動作を続けなければ状態を維持できないからです。

このシステム・クロックは、TTLの発振回路で作成 したクロックを使用することができます。システム・ クロックの上限付近で使用する場合は、デューティ・ サイクルが正確に50%でなければなりません。この場 合,必要とするクロックの倍のクロックを作り、それ を1/2に分周することでシステム・クロックとします。


また、このシステム・クロックの入力端子はほかの 端子と異なり、"H"レベルでの入力電圧がTTLとコ ンパチブルでなく、 $V_{cc}-0.6$ の4.4Vが必要です。こ のために300Ωくらいの抵抗で電源にプルアップして おきます。さらに、クロックの立ち上がり,立ち下が りの時間にも制限があり、30ns以内でなければなりま せん.

● リセット(システムの最初の状態)

リセット端子は、通常は"H"の状態にしておきま す。この端子を"L"にするとZ80は、初期化されま す. 初期化された状態は、図3-7に示すようにPC(プ ログラム・カウンタ)は0000H、すなわちゼロ番地 からのプログラムを次に実行するようにセットされま す。

このリセット信号は、CPUをリセット(入力)する だけでなく、このシステムに接続されている、各I/O コントロール用のLSIもリセットできるようにしてお きます。この場合、周辺用のLSIのリセット入力が "H"でアクティブなものもあるので注意が必要です。

〈図3-7〉 RESET直後のCPUの状態



また、リセット信号によって素子が初期化するため のリセット信号のアクティブの期間が、それぞれの素 子について別に定められています。

さらに、水晶発振の振幅安定にも時間が少しかかります。その時間が、CPUの必要とする期間より長い場合があります。それは、データ・シートで調べることができます。できたら確認してみてください。一般に100~500msぐらいの値が使われます。

Z80のCPUチップは、DRAMのリフレッシュのコントロールを直接行っています。RAM上のデータを保存するために、リセットについてもいくつかの留意すべき事項があります。これについては、DRAMの説明の所でふれます。

■ M1 (エム・ワン・サイクル)


Z80の外部とのデータ(プログラム,データ)のやりとりは、図3-8に示すように、システム・クロックの1サイクルを1ステートとして行われます。そして、Z80の意味ある処理の最小単位を1マシン・サイクルといいます。

このマシン・サイクルは、三つないし四つのステートより構成されます。各マシン・サイクルは、CPUと外部の入出力、演算の最小単位となります。一つの命令の実行は、その命令の種類に応じて、1から数マシン・サイクルで処理されます。

そしてプログラムの処理には、必ず最初に実行する命令のコードを読み込みます。これは、命令サイクルの最初のマシン・サイクルで、このサイクルに、命令コードの解読を行い、特別にM1 サイクルと呼ばれます。

このM1 サイクルは、割り込み、ダイナミック・メモリのリフレッシュのために、特別な意味をもっています。このM1 端子が "L" のとき、CPUがM1 サイク

〈図3-8〉 Z80 CPUの基本動作



ルを実行中であることを示します。このM1 サイクル時のA4 ステートで構成されています。そして T_4 ステートのときは、読み込んだ命令コードの解読作業を行います。この解読作業中CPUは、外部との接触がありません。このM1 サイクルの T_4 ステートでダイナミック・メモリのリフレッシュが行われます。


リード/ライト動作時に必要となる端子についての説明


メモリ,入出力装置とCPUとの間でデータの交換を 行うための信号として、次の四つのラインが用意され ています。

- ▶ RD (ReaD): CPUが CPU外のメモリ,入出力装置 からデータを読み込むときにアクティブになる。
- ▶WR(WRite): CPUが CPU外のメモリ,入出力装置 にデータを書き込むときにこの信号がアクティブ になる。
- ▶IORQ(I/O ReQuest):入出力の対象がメモリでなくIN/OUT命令によって読み書きされる入出力装置であることを示す。割り込み処理時にベクタをCPUが読み込むときにも、この信号がアクティブになる。
- ▶ MREQ (Memory REQuest): 入出力の対象がメモリであることを示す信号.

これら四つの信号の組み合わせで、メモリ、入出力 装置、それぞれ専用のリード/ライト信号を作ることが できます(図3-9)。







	入	カ			出	カ	
RD	WR	MREQ	IORQ	MRD	MWR	IORD	IOW R
L	Н	L	Н	L	Н	Н	Н
Н	L	L	Н	Н	C	Н	Н
L	Н	Н	L	Н	Н	L	Н
Н	L	Н	L	Н	Н	Н	L

このようにメモリと I/Oがそれぞれ専用のリード/ライト信号をもつことができる

これにより、アドレス・デコーダの入力をアドレス 信号だけにできます。アドレス信号はほかのコントロール信号に先立って出力されるため、アクセス速度で 余裕をもつことができます。詳細については、個々の 素子との具体的な接続例の説明で行います。

割り込み動作時に必要となる信号端子に関する説明


Z80の割り込みのための信号端子として,二種類の割り込み入力端子をもっています。

▶NMI(Non Maskable Interrupt):ソフトウェアで 割り込みの受け付けを禁止することのできない割 り込み用の端子、電源異常などのシステムとして の動作を継続するのに重大な支障が生じたことを CPUに知らせる場合などに使用される。この機 能を利用しないときは、この端子を抵抗を介して 5 Vにプルアップしておく(図3-10)。


▶INT(INTerrupt):通常の割り込みを受け付けるための端子。この端子に接続される割り込み要求はソフトウェアなどによって、割り込みの受け付けを禁止することができる。システムは割り込みの処理ができるようになっていても、特別に連続処理が必要で、割り込み処理によって実行を中断されては困る場合に便利な機能である(図3-11)。

割り込みの種類,またその扱いが面倒な面が多々あります。具体的な例も含めて詳細は、第8章で説明し

〈図3-10〉ノン・マスカブル割り込み、要求動作



〈図3-11〉割り込み要求/アクノリッジ・サイクル



● DMA処理に関する信号端子についての説明

Z80 CPUは、CPU以外の装置または、素子が直接メモリなどにアクセスすることのできる、DMA(ダイレクト・メモリ・アクセス)のモードをもっています。この処理のために、 $\overline{\rm BUSRQ}({\rm BUS~ReQuest})$ 、 $\overline{\rm BUSAK}({\rm BUS~AcKnowlege})$ の二つの信号端子があります。

- ■BUSRQ:外部からCPUにDMAを要求するための信号端子.この信号がアクティブになると、現在、実行中のマシン・サイクルが終わりしだい、DMAモードになる.データ・バス,アドレス・バス,コントロール・バスのうち、入出力に関係するRD, WR, MREQ, IORQのバスがハイ・インピーダンスの状態になる。
- ▶BUSAK:外部からのDMAの要求に対する応答で、 DMAのモードになったことを示すための出力信号。CPUチップからの出力をバッファで増強している場合、この信号でコントロール・バスのバッファも含めてハイ・インピーダンスにする。

● 外部素子との同期のための信号

▶WAIT:このCPUチップに接続される素子は、必ず しもCPUの動作と同じではない。CPUの処理速 度は、より高速な処理の要求から、高い周波数の システム・クロックを使用する場合が多くなって いる。

この場合、外部の素子の処理速度が追随できないことが生じる。これに対してCPUは、外部のROM、I/O装置の処理の遅れを待つことができる(図3-12)。CPUは、 T_2 ステートのクロックの立ち下がりでWAIT端子の状態を検出し、アクティブなら次のステートを T_W (ウェイト・ステート)として、WAIT端子をアクティブにした素子の処理が進み、WAIT端子をインアクティブにするまでウェイト・ステートの挿入が続く。

● ダイナミック・メモリのリフレッシュのため の信号

▶ RFSH(ReFreSH):ダイナミック・メモリのリフレッシュのためのアドレス信号をアドレス・バスに 出力していることを示す。

Z80は、この \overline{RFSH} の出力されている期間に、アドレスの A_0 ~ A_6 の 7 ビットのリフレッシュのためのアドレス信号が出力されます。 一般的な64K ビットまでのダイナミック・メモリは、アドレス・ラインの A_0 ~ A_6 の 7 ビットのアドレスで示される128列のメモリ・セルを順番にアクセスすることでリフレッシュが行われます。 2 ms以内に A_0 ~ A_6 で示されるすべての

これだけは

3ステート・バッファ

知っておきたい

ディジタル回路では、一般に"0"、"1"または、"H"、"L"の二つの状態しか意味をもっていません。したがって、ディジタル回路で使用する各素子の出力は、"H"または"L"の有意な値を出力します。しかし、コンピュータ・システムの各バスに接続する素子には、"H"、"L"以外のもう一つの出力状態をもった 3 ステートと呼ばれるものがあります。


これは、コンピュータ・システムのデータ・バスのように、同じ信号ラインに複数の出力素子が接続されている場合、その複数の素子が同時に出力状態にあると、正しい出力状態を示すことができません。そのとき、出力すべき素子以外は"H"、"L"のいずれの状態も出力しないハイ・インピーダンスの状態になります。

したがって、共通のバスに多く素子が接続されていても、そのとき選択された素子のみがデータを出力することができます。CEまたはOEなどの信号は、この出力バッファのコントロールを行っています。


メモリ,マイクロコンピュータ用の各種の周辺デバイスの出力は,この3ステートの出力になっているのが普通です。

〈図3-B〉 3 ステート出力を共通線につないだときの状態


入力が"L"であるの で,本来なら出力が "H"になる.しかし, このバッファのイ ネーブル端子が有 効な状態にないの て, 入力データは 出力に現れず,ハイ・ インピーダンスと 呼ばれる状態にな る。このときの出力 のレベルは,共通に 接続されている有 効なデータを出力 している, ほかの 素子の状態によっ て決まってしまう



〈図3-12〉 待ち状態を含むメモリ の読み出しと書き込み のサイクル



〈図3-13〉 ホルト状態解除



アドレスについてリフレッシュを行います。

この機能があるため、Z80はダイナミック・メモリを用いた大容量メモリのシステムが容易に実現できます.

● CPUの状態表示

▶ HALT: この端子は、CPUが動作を停止しているときにアクティブになる(図3-13)。

CPUが動作を停止するときには、プログラムの停止命令HALTによってこの状態になります。この停止状態ではCPUは何の処理も行いません。しかし、DRAMに対するリフレッシュは停止できませんので、M1サイクルがこの期間実行されています。この停止

状態から抜け出すには、次の二つの方法があります。


でホルト状態から抜けることはできない

- (1) リセットにより、0番地からのプログラムを実行する.
- (2) 割り込みにより、それぞれの割り込み処理ルーチンへ抜ける。

何れの方法を用いても、外部よりハードウェア上の 処理が加わる必要があります。CPUが動作を停止し ているため、次の命令を読み込むこともできません。 したがって、このHALT状態から抜け出す命令はあ りません。

以上説明したようにZ80は、多くの機能をもっています。以後各章でそれぞれの機能の詳細について具体的に説明していきます。

メモリとの接続



CPUと各種メモリとの接続方法を示します。Z80システムに使われるメモリの特徴,アドレス・デコードの具体的方法などについても,詳しく説明します。

DR

DRAM : ダイナミックRAM. トランジスターつでセルを構成する高集積度のメモリ. 半導体摩擦の

きっかけとなったメモリ.

リフレッシュ: DRAMの内容が消えないように、通常2ms ごとに繰り返されるアクセス、

アクセス・タイム:メモリの読み出しを開始してから、データが出力端子に表れるまでの時間。

マスクROM : 製造時に内容も書き込まれるROM. 量産時には安価になる. P-ROM : プログラマブルROM. 使用時に任意の内容が書き込めるROM.

UVEP-ROM :紫外線を照射することで内容を消去し、繰り返し使用可能なROM。

CE: Chip enable. 並列にバスに接続されたデバイスを選択するための端子. **OE**: Output enable. 3ステートの出力バッファを出力にするための端子.

SRAM:書き込んだら電源を切らない限り内容が変わらないメモリ.

フロート: 3ステートのバッファで、出力が電気的に切り離されて、状態が定まっていない状態。

コンピュータのシステムでは、メモリは不可欠な存在です。このメモリは、現在、半導体メモリが使用されています。そしてこの半導体メモリは、最も技術の進展の激しい素子です。このメモリの集積度の向上がビット当たりの単価を下げ、安価なマイクロコンピュータ・システムでも容易に大掛かりなソフトウェアを利用できるようになりました。その結果ますます多くの分野で、これらマイクロコンピュータ・システムの利用が拡大しています。

本章では、これらメモリの中でとくに8ビット CPUでよく利用されるものについて、接続法などに ついて具体的に説明します。

メモリの種類

メモリには、そのデータの記憶形態によって、 ROM、RAMの二種類に大別できます。また、一度に アクセスできるデータの幅、ビット数もメモリの種類 によって異なっています。

ROMは、主にプログラムを格納するのに利用されます。一度に読み書きできるデータの幅は、8 ビット CPUと同じ8 ビットのものが通常使用されます。試作などには、 $27 \times \times \times$ と呼ばれる、紫外線照射によっ

てプログラムの消去可能なUVEP-ROMがよく利用されます(図4-1). 量産する場合は、このROMと差し換えができるコンパチブルなマスクROMを利用することができます。


RAMは、前述のROMとピン・コンパチブルなスタティックRAMが小容量のメモリ・システムでは使用されます。大容量のRAMを必要とする場合は、ダイナミック・メモリを使用することになります。

ダイナミック・メモリの多くは、それぞれのチップが1ビットのデータ幅しかありません。そのため、バイト単位のデータを取り扱うには、8個を並列に接続する必要があります。Z80 CPUの場合は、64KビットDRAMを8個使用して、64Kバイトのメモリを容易に作成できます。

現在では256KビットDRAMも多く使用されています。しかし、通常のアプリケーションでしたら、64Kバイトまででほとんど間に合います。また、Z80の8ビットCPUのアドレス空間は、64Kバイトまでですので、それ以上のメモリ空間が必要となる場合は、バンク・セレクトなどの新たな技術が必要になります。


図4-2, 図4-3にそれぞれCPUとの接続法の具体的な例を示しておきます。

〈図4-1〉 8 ビットCPUに よく使用される ROM, RAMの ピン配置



* 6116 は, ② が OE, ③ が CE

(上から見た図)




タイミング


メモリを接続して正常に動作させるためには、配線の接続だけでなく、具体的な動作時のタイミングについても考慮しなければなりません。

メモリのアクセス・タイム


メモリ中のデータを読み出そうとするとき、メモリ の読み出し作業を開始してからデータの出力端子にそ のメモリ中のデータが現れるまでに、必ず所定の時間 が必要となります。また、メモリのコントロール端子 を決まった手順に従って、制御しなければなりません。これも、RAMとROMでは少し異なっています。またDRAMの場合は、DRAMの内部処理の関係から、多くのことを考慮しなければなりません。しかし、基本的な事項としてはいずれにも共通して、次のアクセス・タイムについて検討する必要があります。

データの読み込み開始から、出力端子へデータが現れ確定するまで、メモリによって特定の時間が必要であるということから、CPUの動作スピード、メモリのアクセス・タイムの関連を検討しないと、正しい動作が保証されないことがあります(図4-4、図4-5、図4-6、表4-1、表4-2).






〈図4-5〉メモリへのデータの読み書き



メモリのアクセス・タイムはそれぞれの制御信号がアクティブになってからの時間としてデータ・シートなどから得られる。

(単位:ns)

〈図4-6〉 メモリ側のタイミング (スタティックRAM)



記号	項目	最小	最大
trc	リード・サイクル・タイム	100	_
tACC	アクセス・タイム	_	100
t _{CO1}	CE ₁ アクセス・タイム	-	100
tco2	CE2アクセス・タイム	-	100
toE	OE アクセス・タイム	_	50
tCOE	(CE1, CE2) 出カイネーブル・タイム	10	_
toee	OE 出力イネーブル・タイム	5	_
too	(CE ₁ ,CE ₂)出力ディセーブル・タイム		50
topo	OE出力ディセーブル・タイム	_	40
toн	出力データ・ホールド・タイム	30	_

*アドレス·デコーダ, バス中のバッファの 遅れも考慮する

 $T_a = 0 \sim 70^{\circ} \text{C}$ $V_{DD} = 5\text{V} \pm 10\%$

CPUがアドレスを出力して、メモリからデータを読み込むタイミングまでに、データが確定していなければなりません。CPUの動作速度を上げていきますと、メモリがその処理速度に追いつかなくなってきます。その場合、CPUの動作をメモリなど動作速度の遅いデバイスに合わせるために、待たせることができるようになっています。これは<math>Z80ではZ2ステートの後にZ2、というウェイト(待ち)ステートをZ2、に挿入することで実現できます。

● P-ROMの場合のタイミング

図4-7,表4-3に、主なP-ROMのタイミングを示しておきます。

● 各メモリのタイミング

メモリのタイミングについて検討すべき基本的な項目は、次のようなことです.

CPUからメモリに対して与えた、アドレス、CE、OEなどのコントロール信号が、メモリの各端子に到達します。その時点でメモリがアクティブになり、データが出力されます。そして、そのデータがデータ・バス上のバッファを経由して、CPUのデータ・バスの端子に到達します。

このアドレス出力から、データ到達までの時間が、 CPUのデータ取り込みのタイミングまでに、間に合 うかどうかの問題となります。

以前は、ROMなどのスピードも遅かったので、ウェイト・ステートの挿入などの工夫を必要としました。 しかし、最近はROMでもかなり高速ですので、Z80の4MHzバージョンでもウェイトなしで動作させる


番号	記号	パラメータ		CPU	Z80A	CPU	Z80B CPU		
1	TcC		min	max	min	max	min	max	
2		Clock Cycle Time[クロック周期]	400*		250*		165*		
	TwCh	Clock Pulse Width ("H")[クロック・パルス幅]	180*		110*		65*		
3	TwCl	Clock Pulse Width ("L")[クロック・パルス幅]	180	2000	110	2000	65	200	
4	TfC	Clock Fall Time [クロック立ち下がり時間]	-	30	_	30	-	2	
5	TrC	Clock Rise Time[クロック立ち上がり時間]		30		30		2	
6	TdCr(A)	Clock↑to Address Valid Delay	_	145	_	110		9	
		[クロック↑からアドレスが有効になるまでの遅延]		140		110		9	
7	TdA(MREQf)	Address Valid to MREQ ↓ Delay	125*		65*	_	35*		
		[アドレスが有効になってから MREQ↓までの遅延]	120		65		35		
8	TdCf(MREQf)	Clock ↓ to MREQ ↓ Delay	_	100	_	85	_	7	
		[クロック↓からMREQ↓までの遅延]		100		0.5		,	
9	TdCr(MREQr)	Clock↑to MREQ↑Delay	_	100	_	85	_	7	
		[クロック↑から MREQ↑までの遅延]		100			-	•	
10	TwMREQh	MREQ Pulse Width ("H") [MREQパルス幅]	170*		110*		65*		
11)	TwMREQ1	MREQ Pulse Width ("L") [MREQパルス幅]	360*	_	220*	_	135*		
12	TdCf (MREQr)	Clock↓to MREQ↑Delay [クロック↓から MREQ↑までの遅延]	-	. 100	_	85		7	
13	TdCf(RDf)	Clock↓to RD↓Delay [クロック↓から RD↓までの遅延]	_	130	_	95	_	8	
14	TdCr(RDr)	Clock↑to RD↑Delay [クロック↑から RD↑までの遅延]	_	100	_	85	_	1	
15	TsD(Cr)	Data Setup Time to Clock 1							
		[クロック↑に対するデータ・セットアップ時間]	50		35		30		
16	ThD(RDr)	Data Hold Time to RD↑ [RD↑に対するデータ保持時間]	_	0	-	0	_		
17	TsWAIT(Cf)	WAIT Setup Time to Clock ↓							
		[クロック↓に対する WAIT セットアップ時間]	70	_	70	_	60	-	
18	ThWAIT(Cf)	WAIT Hold Time after Clock ↓							
		[クロック↓後のWAIT 保持時間]	_	0	_	0	_		
19	TdCr(M1f)	Clock ↑ to M1 ↓ Delay [クロック↑からM1↓までの遅延]	_	130	_	100	-	8	
20	TdCr(M1r)	Clock ↑to M1↑Delay [クロック↑からM1↑までの遅延]		130		100		8	
21)	Td Cr (RFSHf)	Clock ↑to RFSH ↓ Delay [クロック↑から RFSH ↓までの遅延]	_	180	_	130		11	
22	Td Cr (RFSHr)	Clock ↑to RFSH ↑ Delay [クロック↑から RFSH ↑までの遅延]	_	150	_	120		10	
23	TdCr(RDr)	Clock↓to RD↑Delay [クロック↓からRD↑までの遅延]		110	_	85	_	7	
24	TdCr(RDf)	Clock ↑to RD ↓ Delay [クロック↑から RD ↓までの遅延]		100		85	_	7	
25	TsD(Cf)	Data Setup to Clock during M2, M3, M4 or M5 Cycles		100		00		-	
		[M2,M3,M4,M5サイクルでのクロックに対するセットアップ時間]	60		50		40		
29	TdD(WRf)	Data Stable prior to WR↓ [WR↓に先立つデータ安定時間]	190*	_	80*	_	25*		
30	TdCf(WRf)	Clock↓to WR↓Delay [クロック↓から WR↓までの遅延]	130	90	00	80	23	7	
31)	TwWR	WR Pulse Width [WRパルス幅]	360*	90	220*	- 00	105	1	
32	TdCf(WRr)	Clock↓to WR↑Delay [クロック↓からWR↑までの遅延]	300		220		135*		
35	TdWRr(D)	Data Stable from WR↑ [WR↑からの必要なデータ安定時間]		100		80		7	
(42)	TdCr(Dz)	Clock ↑ to Data Float Delay	120*		60*		30*		
9	- 301 (DE)	[クロック↑からデータ・バスがハイ・インピーダンスになるまでの遅延]	-	90	-	90	_	8	
45	TdCTr(A)	MREQ↑, IORQ↑, RD↑, and							
3	2027/21/	[MREQ↑, IORQ↑, RD↑, and [MREQ↑, IORQ↑, RD↑, WR↑からのアドレス保持時間]	160*		80*		35*		
53	TdCf(D)	Clock↓to Data Valid Delay							
	-30) (2)	[クロック↓からデータが有効になるまでの遅延]	_	230	_	150	_	13	

*クロック・サイクルの値に依存する。したがって個々の値は表4-2に従って計算する。

番号	記 号	Z 80	Z80A	Z80B
1 2	TcC TwCh	TwCh+TwCl+TrC+TfC TwChは200µs以下でなければならない	TwCh+TwCl+TrC+TfC TwChは200µs以下でなけ ればならない	TwCh+TwCl+TrC+TfC TwChは200µs以下でなけ ればならない
7	TdA (MREQf)	TwCh + TfC - 75	TwCh + TfC - 65	TwCh + TfC - 50
10	TwMREQh	TwCh + TfC - 30	TwCh + TfC - 20	TwCh + TfC - 20
11	TwMREQI	TcC-40	TcC-30	TcC-30
26	TdA(IORQf)	TcC-80	TcC-70	TcC-55
29	TdD(WRf)	TcC-210	TcC-170	TcC-140
31	TwWR	TcC-40	TcC-30	TcC-30
33	TdD(WRf)	TwCl + TrC - 180	TwCl + TrC - 0 140	TwCl + TrC - 140
35	TdWRr(D)	TwCl + TrC - 80	TwCl + TrC - 70	TwCl + TrC - 55
45	TdCTr(A)	TwCl + TrC - 40	TwCl + TrC - 50	TwCl + TrC - 50
50	TdM1f(IORQf)	2TcC + TwCh + TfC - 80	2 TcC + TwCh + TfC - 65	2 TcC + TwCh + TfC - 50

〈表4-2〉 AC特性に対する 補足説明

> AC テスト条件 V_{IH} = 2.0 V V_{IL} = 0.8 V V_{IHC} = V_{CC} ~ 0.6 V V_{ILC} = 0.45 V V_{OH} = 2.0 V V_{OL} = 0.8 V FLOAT= ± 0.5 V



〈表4-3〉 図4-7に示すインテル 社の各P-ROMのアク セス・スピード

1	各素子のバージョン			276	4-2	2764 2764	4-25 4		4-30 4-3	276 276	4-45 4-4		
	母素すびバーション	276	4A-1			2764 2764		-	A-30 A-3		A-45 A-4		
						2712 2712			28-30 28-3	2712		単位	テスト条件
パラ	1-9					2725 2725			6-30 6-3	2725	-		
		最小	最大	最小	最大	最小	最大	最小	最大	最小	最大		
tacc	アドレスから出力までの遅延		180		200		250		300		450	ns	$ \begin{array}{l} \overline{\text{CE}} \\ = \overline{\text{OE}} \\ = V_{IL} \end{array} $
tCE	CEから出力までの遅延		180		200		250		300		450	ns	$\overline{\text{OE}} = V_{IL}$
toE	OEから出力までの遅延		65		75		100		120		150	ns	$\overline{\text{CE}} = V_{IL}$
t_{DF}	OEが"H"になってから出力が フロートになるまで	0	55	0	60	0	* 85	0	105	0	130	ns	$\overline{\text{CE}} = V_{IL}$
tон	アドレス、CE、OEのうちいずれ かが最初にインアクティブにな ってからの出力の持続時間	0		0		0		0		0		ns	$ \frac{\overline{CE}}{\overline{OE}} \\ = \overline{V_{IL}} $

* 各素子により若干異なる、64A;55、128;60、256;60

ことが可能です。

具体的なROM,スタティックRAMのリード/ライトのタイミング図をもとにして、CPUのクロックと比較し、タイミングの検討を行ってください。データ・シートなどにあるタイミングは、それぞれのメモリ・チップの入力端子と出力端子間についてのみ示してあります。

実際の回路では、アドレス・バスのバッファ、デコーダ、データ・バス上のバッファの信号の遅延が加わりますので、それらについても考慮しなければなりません。これらについては図の中に詳しく説明してあります。

制御端子の機能

ROMの場合は、次のような制御端子があります。

▶ CE: CE(チップ・イネーブル)端子にアクティブな 信号(この場合負論理なので"L")が加えられると, このデバイスが活動(アクティブ)状態になる。ほか のコントロール端子にどのような信号が加わろうと。 この端子がアクティブにならない限り、このデバイスは読み書きの動作を行わない。

素子によっては、バーのないCEで"H"のとき に有意なイネーブル端子をもつものもある。

▼OE:出力データ用のバッファをイネーブル(活動状態)にする端子. 通常は、メモリ・セルから読み出されたデータがこの3ステートのバッファを通して出力される. このメモリが選択されていないときは、ほかの素子の出力と競合しないようにハイ・インピーダンスの状態にしておき、この素子が読み出しのために利用されるときにのみ、この端子をイネーブルにする。

前もってアドレス、CEがイネーブルになっているなら、OEからデータの出力までの時間はバッファをイネーブルにするだけなので、OEから短いアクセス・タイムのみとなり、タイミングの設計が楽になる。ROMなどのとき、CEはアドレス信号のみで作成すればよい。

▶PGM: 2764, 27128などのUVEP-ROMには、PGM

端子があり、2764とピン・コンパチブルなスタティックRAMでは、WRの書き込み信号用の端子となっている。この部分はそれぞれ対応しているので、使用方法によっては基板上ではICソケットにしておいて、システムの開発状況に応じてRAMからROMへと差し替えることもできる。

具体的なプログラミング方法は後に述べる.

 $ightharpoonup V_{PP}$: UVEP-ROMのプログラミング時, データまたはプログラムを書き込むときに, この端子に21Vの電圧を加える. この電圧は素子の集積度が上がるにつれて変わってくる. それぞれの素子について, 電圧値を表4-4に示す.

プログラミング時に、この電圧を加えたままP-ROMライタからICの抜き差しを行うと、メモリを壊すことがある。

● スタティックRAMの端子

 $\overline{\text{CE}}$, $\overline{\text{OE}}$ は,スタティックRAM,ROMともに同じ機能をもっています。スタティックRAMの場合はR/Wの端子ももっています。この端子は一般に,"H"のときにデータの読み出し,"L"のときにRAMへのデータの書き込みが行われます。

書き込みは、 R/\overline{W} の立ち上がりの時点でのI/O端子上のデータが読み込まれます。TC5564(東芝)などの64KビットのスタティックRAMの場合は、 \overline{CE} と極性が反対のCE端子があります。

このCEのほうは一般的には5Vにプルアップして おきます。メモリのバッテリ・バックアップ時には、 停電検出回路の出力をCEに接続します。このように すれば、停電が検出されたらCEが "L" になり、メモリのアクセスを禁止してデータの保護ができます。


P-ROMの書き込み

P-ROMは、図4-8に示すように通常のMOS FET のゲートのほかにもう一つのゲートをもっています。 このフローティング・ゲートは、外部から絶縁されています。この部分に電荷を注入すると、長期間その電荷を蓄えておくことができます。

また、このフローティング・ゲートに電荷が蓄積す

〈図4-8〉UVEP-ROMのフローティング・ゲート

FET UVEP-ROMOFET #- |



〈表4-4〉インテル社の各P-ROMモード選択

端子 モード			E 20)			OE (22)				PGM (27)			A ₉ (24)			(1)						cc (8)	出力 (11~13,15~19)	
Read	27 64	64A	128	256	27 64	64A	128	256	64	64A	128	64	64A	128	256	64	64A	128	256	64	64A	128	256	共通
(読み込み)	VIL	VIL	VIL	VIL	VIL	VIL	V_{IL}	VIL	V_{IH}	V_{IH}	VIH	×	×	×	×	Vcc	Vcc	Vcc	Vcc	Vcc	Vcc	Vcc	Vcc	Dout
Output Disable (出力禁止)	VIL	VIL	VIL	VIL	VIH	V_{IH}	VIH	VIH	V_{IH}	VIH	VIH	×	×	×	×	Vcc	Vcc	Vcc	Vcc	Vcc	Vcc	Vcc	Vcc	ハイ・インピーダンス
Standby (スタンバイ)	VIH	VIH	VIH	VIH	×	×	×	×	×	×	×	×	×	×	×	Vcc	Vcc	Vcc	Vcc	Vcc	Vcc	V _{PP1}	Vcc	ハイ・インピーダンス
フログラム	VIL		VIL		V_{IH}		VIH		VIL		VIL	×		×		VPP1		V _{PP1}		Vcc		Vcc		Din
ベリファイ	VIL	VIL	VIL	VIH	VIL	VIL	VIL	VIL	VIH	VIH	VIH	×	×	×	×	V _{PP1}	V _{PP2}	V _{PP1}	V _{PP2}	Vcc	Vcc	Vcc	Vcc	Dout
プログラム・ インヒビット	Vih	VIH	VIH	VIH	×	×	×	ViH	×	×	×	×	×	×	×	V _{PP1}	V _{PP2}	V _{PP1}	V _{PP2}	Vcc	Vcc	Vcc	Vcc	ハイ・インピーダンス
Inteligent Iden tifier (IDコード読み出し)	VIL	VIL	VIL	VIL	VIL	VIL	VIL	VIL	VIH	VIH	VIH	V _H	V _H	V_H	V _H	Vcc	Vcc	Vcc	Vcc	Vcc	Vcc	Vcc	Vcc	コード
Inteligent Programming (高速書き込み)	VIL	VIL	VIL	VIL	V_{IH}	VIH	VIH	V_{IH}	VIL	VIL	VIL	×	×	×	×	V _{PP1}	V _{PP2}	V _{PP1}	V _{PP2}	[Vcc]	[Vcc]	[Vcc]	[Vcc]	Din

⁽注) \times ; V_{IL} , V_{IH} のどちらでもよい $V_{H} = 12.0 \text{V} \pm 0.5 \text{V}$ $V_{IL} = 0.45 \text{V}$, $V_{IH} = 2.4 \text{V}$

 $V_{PP1} = 21 \text{ V} \pm 0.5 \text{ V}$ $V_{PP2} = 12.5 \text{ V} \pm 0.3 \text{ V}$

 $V_{CC} = 5.0 \text{V}$ [V_{CC}] = 6.0 V ± 0.25 V ることで、ソース-ドレイン間に必要な電流を流すためのゲート-ソース間電圧が、よけいに必要になります。このフローティング・ゲートでの電荷の蓄積によるゲート-ソース間電圧のしきい値の差によって、ビットのON/OFFをプログラミングします。

プログラミング時は,高電圧を印加することで,高 エネルギ状態になった電子が絶縁を破ってフローティ ング・ゲートに蓄積することで行います。

データの消去は、メモリ・セルに紫外線を照射することで、この紫外線のエネルギを得て高エネルギ状態になった電子がフローティング・ゲートから絶縁を破って出ていくことで行います。そのため、UVEP-ROMには石英ガラスの窓がついています(この状態でデータを読み出すとすべて"1")。

● P-ROMプログラムのタイミング

P-ROMの具体的なプログラミングのタイミングは,

〈図4-9〉2716のプログラミング





図4-9~図4-11に示すように V_{PP} 端子に高電圧を加え、 $\overline{\text{CE}}$ をイネーブルにすることによってP-ROMを選択して、プログラミング・パルスを加えることで実現します。

 V_{PP} に加える電圧は、2716では25Vでしたが、2732 A、2764では21Vとなっています。プログラミングの時間も、当初は1バイト当たり50msのプログラミング・パルスを加えていました。そのために、2716の2 Kバイトの書き込みで約100秒、2732で200秒、2764で400秒とかなりの時間になります。


この書き込み時間の短縮のため、インテル社、富士 通社からそれぞれ高速書き込みのためのアルゴリズム が提案されています。以下にそれぞれ各社の、高速書 き込みのアルゴリズムを説明します。

〈図4-10〉2732, 2732Aのプログラミング時のタイミング



2732には改良バージョンの2732Aがある。 2732AのVppは21Vとなっているので、プログラミング時に注意しないと、素子を破壊することがある

〈図4-11〉2764のプログラミング時のタイミング



図中のハイ・インピーダンスの部分はいずれの素子からも出力が出されていないことを示す、ハイ・インピーダンスの場合、たいていはそれ以前のデータがバス上の浮遊容量のため残っている。また、バスがプルアップされている場合は"H"を示す

tas アドレス・セット時間 (µs)

toES OE セット時間 (µs)

tos データ入力セット時間 (µs)

tah アドレス保持時間 (µs)

toH データ入力保持時間 (µs)

toF CE→データ出力フロート遅延時間 (ns)


tvs Vppセット時間 (us)

tpw プログラム・パルス幅 (ms)

tces CEセット時間 (us)

toF OE→有効データ遅延時間 (ns)

(表示)がないのは最小値



● P-ROMの高速書き込み

P-ROMの高速書き込みは、インテル社提案のものと富士通社提案のものの二種類のアルゴリズムがあります。ともに、基本的なアルゴリズムは同じです。しかし、データを書き込んだ後の追加書き込み回数が、富士通社では書き込んだ回数と等しくなっています。一方、インテル社ではP-ROMのバージョンによって4ないし3倍のパルスを書き込みパルスとして追加書き込みをします。インテル社のほうが、追加書き込みが強化されています。


その他に、この高速書き込み時に V_{cc} は、標準の5Vより1V高い6Vの電圧を加えています。 V_{PP} の電

圧も2764以上の高集積度のものと2732Aでは21Vとなっています。しかしインテル社の新しいバージョンのP-ROMでは V_{PP} が12.5Vになっています。

ほかのメーカも、 V_{PP} の12.5Vのものを発表しています。今後インテル社の12.5Vの仕様に統一されそうです。しかし、しばらくの間はこれら V_{PP} 電圧の異なっているものも混在することになります。注意が必要です。

具体的な高速書き込みの各アルゴリズムを図4-12、図4-13に、図4-14にはタイムチャートを示します。また、図4-15には V_{PP} の切り替えを三端子レギュレータで実現する回路を示します。


〈図4-14〉高速書き込みのタイミング




- (注) ① 27256 には、PGM 端子がないため、CE が、PGM の働きを兼ねている② topwの上段数字は、2764、27128、topwの下段数字は、2764A と 27256、ほかの数字は共通
- 記号 最小值 標準值 最大值 単位 tAS アドレス・セットアップ時間 2 toES OEセットアップ時間 2 MS tos データ・セットアップ時間 2 us tAH アドレス保持時間 0 us toH データ保持時間 2 us TOFP 0 130 ns tVPS VPP セットアップ時間 2 MS Vcc セットアップ時間 2 tvcs US CE セットアップ時間 2 tCES MS PGM 初期プログラム・ 0.95 1.0 1.05 ms パルス幅 PGM 追加プログラム・ 3.8 63 topw ms パルス幅 2.85 78.75 OE からデータが有効に tow 150 ns なるまで

〈図4-15(b)〉 VPP の切り替え回路


〈図4-15(a)〉 三端子レギュレータLM317T



レギュレーション動作を行うためには 最低 10mA 以上の出力電流を流す必要がある。




〈図4-16〉64Kビット・ダイナミックRAMのピン配置図



ダイナミックRAM

大容量のメモリが必要な場合は、ダイナミック・メモリ (DRAM) を使用することになります (図4-16、図4-17). 現在DRAMとしては、64Kビットのものが一般的です。この64Kビットのものを8個使用すると、Z80 CPUの全メモリ・アドレス空間64Kバイトすべてをカバーできます。



ダイナミック・メモリは、名に示されるように、動いていなければ倒れてしまう自転車のように、常時メモリがアクセスされていなければなりません。

● データの保存

データの保存は、内部のFETのゲート容量にチャージされた電荷によってなされています。この電荷は、リーク(もれ)電流によって放電してしまいます。このリーク電流自体は、FETの逆方向もれ電流ですから非常に少ないのですが、メモリを構成しているセルの容量が少ないため、短時間にそれぞれチャージする必要があります。

また、ダイナミックRAMはデータを記憶している 容量が少ないために、読み出すことで内容が変わって しまいます。したがって、センス・アンプを構成して いる出力バッファのフリップフロップが、センスした 結果に基づいてその内容を確定し、外部にデータとし て出力すると同時に、セルにも再び書き込み、セルを チャージします。

したがって、リード動作を行う場合でもメモリのリフレッシュが行えます。

● リフレッシュ

RASの立ち下がりでアドレスが読み込まれ、そのアドレスによって選択された行の全セルについて、前記のリード動作が開始されます。そのアクティブになった行から、CASの立ち下がり時に読み込まれたア

ドレスにしたがって、特定の列が選択されデータが出力されます。

CASは、列の選択を行うアドレスを読み込み、出力をコントロールするのですが、メモリの読み出し、書き込みの動作はRASの立ち下がり時点で開始されています。したがって、メモリのリフレッシュだけであれば、RASをアクティブにするだけでその目的が達成できますし、また、全アドレスでなく2⁷の128行のアドレスについてアクセスすれば、リフレッシュは完了します(図4-18)。

RASの立ち下がりで、メモリ内部の動作は開始されます。そして、それぞれのメモリのスピードのランクに応じた時間は、アクティブのまま保持されていなければなりません。

ノイズや各信号のばたつきによりRASが立ち下がり、メモリ内のリード/ライトの動作が開始され、完全にメモリ内の動作が完了する以前にRASが"H"になると、セルへの書き込み途中で、センス・アンプの信号線がインアクティブになり、メモリへのデータ書き込みが中断し、記憶されている内容が変わる場合があります。

したがって、ダイナミック・メモリのリフレッシュは、CPUのメモリ・アクセスが絶対におきないときに行わなければなりません。Z80は、ダイナミック・メモリのリフレッシュのための信号を、命令の解読のため外部へ動作を行わない M1 サイクルの T_3 , T_4 ステートに出しています。

(図4-18) リフレッシュは、全 ロウ・アドレスに行 うだけでよい

ロー・アドレス (行) 7ビット

128 × 128 16 Kビット (128 × 512) (64 Kビット)

(3)

16 Kビット, 64 Kビット・ ダイナミック RAM は、 共にロー:アドレスが7

ビットでZ80のA₀~A₆のリフレッシュ機能を 利用できる カラム・アドレス (列) 7ビット 16Kビット 9ビット 64Kビット

- (1) RAS立ち下がりて、ロー・アドレスが読み込まれ、 アドレスで指定された1行のメモリが読み出される
- (2) CASの立ち下がりで、カラム・アドレスが読み込まれ、ロー・アドレスで指定された行のカラム・アドレスで選択された列のメモリの値が出力に現れる。また、書き込みの時は書き込まれる
- (3) RASの立ち下がりで指定された、行のすべてのメモリ・セルが読み出される。 カラム・アドレスで指定されなかったメモリ・セルには、以前の値が書き込まれる。

指定された行のメモリの再書き込みが終わるま でRAS はアクティブでなければならない

そのため、Z80は特別なダイナミック・メモリのコントロール用回路を付加することなく、ダイナミック・メモリを使用したフル・メモリ・システムを実現できます。

最近では、市場にも 256Kビット、1 Mビットのダイナミック・メモリがでまわっています。 しかし、8 ビット・システムの場合は特別なアプリケーションで

ない限り、64KバイトのRAM領域があればほとんど間に合います。16ビットのCPUの場合は、直接アクセスできるメモリ空間も広く、アプリケーションも画像処理などとなると、いくらメモリがあっても足りないことになり、256Kビットや1Mビットのメモリが大いに利用されることになります。

DRAMの場合, 実装密度の向上のためからも16ピ

これだけは

各言語での演算処理

知っておきたい

〈図4-A〉各種言語での加算例

高級言語での演算処理は、ほとんどが代数とほぼ同様な記述方法で実現できるようになっています。しかしアセンブラでは、これらの処理は簡単な加算であったとしても、数ステップのコーディングを必要とします。また、一度に扱えるデータの大きさも8ないし16ビットであるため、大きな数値を扱う場合、分割して処理しなければならないなど、プログラマに負担がかかります(図4-A参照)。

これらアセンブラの記述例は, メモり中の16ビットの整数データ の例で,実数データの場合はこれ

BASIC, FORTRAN

C1=A1+B1

Clは変数 Al, Blは変数または定数

=は等号でなく代入を示す

Z80アセンブラ

LD HL, (A1)

LD BC, (B1) ADD HL, BC

LD (C1), HL

Al, Bl, Clはメモリ中の 16ビット・データ

PASCAL

C1: = A1 + B1

:=は代入を等号と区別する

8086アセンブラ

MOV AX, A1 ADD AX, B1

MOV Cl, AX


Al, Bl, Clはメモリ中の 16ビット・データ

だけの処理では実現できません。実 数演算用のライブラリも用意されて いますが、高級言語を使用するのが

得策です。

上記の高級言語では浮動小数点 の実数データも同様に扱えます。

〈図4-19〉読み出しサイクルのタイミング



ンのDIPパッケージのものが, 64Kビット,256Kビットともに利用されています。アドレス・ラインは一つの端子がそれぞれの入力タイミングに合わせて, 行および列アドレスを入力するようになっています。


具体的なアドレスの設定および各コントロール・タイミングを図4-19, 図4-20に示します。

● DRAMのリード・サイクル


(1) RAS信号の立ち下がりで、アドレス入力端子 のデータが下位アドレスとして読み込まれる。

- (2) RASの立ち下がり後、所定の時間後にアドレス入力端子に加わるデータを上位アドレスに切り替える。この切り替えはDRAMの外で行われる。
- (3) アドレス入力が切り替わって、アドレス信号が安定した後、CAS信号の立ち下がりで、データが列アドレスとして読み込まれる。このCAS信号の立ち下がり後、所定の時間経過後、選択されたアドレスのIC内部のメモリ・セルのデータが出力端子に現れる。

〈図4-21(a)〉 IPL ROMとメイン・メモリの切り替え



〈図4-21(b)〉 IPL ROMとメイン・メモリの 切り替え回路の具体的な例



アクセス・タイムは、 \overline{RAS} または \overline{CAS} のそれぞれを起点として、データの確定出力が得られるまでの時間で示されます。

● DRAMでのライト・サイクル

DRAMのライト動作は、WR信号の立ち下がりの タイミングに応じて、アーリ・ライト・サイクルとリ ード・モディファイ・ライト・サイクルの二つのモー ドとなります。

(1) アーリ・ライト・サイクル

一般のメモリと同様にライト動作のみで。出力端子 にデータが現れないモードを、アーリ・ライト・サイ クルといいます。

このアーリ・ライト・サイクルとなるためには、 $\overline{\text{CAS}}$ の信号の立ち下がり以前に $\overline{\text{WR}}$ 信号がアクティブになっている必要があります。 $\overline{\text{CAS}}$ より $\overline{\text{WR}}$ が先に立ち下がることで、 $\overline{\text{DRAM}}$ はこのサイクルがライト・サ

イクルであることを知ります。ライト・サイクルでは、 出力端子にデータを出力する必要がありませんので、 出力はハイ・インピーダンスのままです。

ライト・サイクルがつねにこのアーリ・ライトであることが確実な場合は、入出力信号のDI,DOを直結して配線の数を減らすことができます。


(2) リード・モディファイ・ライト・サイクル

DRAMは、 \overline{CAS} がアクティブになる前に \overline{WR} が "L" になっていないと、 \overline{CAS} の立ち下がりでリード・サイクルが始まります。

DRAMでは、リード/ライトの各ラインが、別々に端子へ出ています。従って、データ入力端子へ書き込みデータをセットし、CASの立ち下がり後ライト・パルスを加えると、出力端子へセルのデータを読み出しながら書き込み処理を行うことができます。これをリード・モディファイ・ライト・サイクルといいます。

図4-3の回路に示すように、ここでは、DI, DOを分

〈リスト4-1〉 ROMからRAMへデータ 転送する例



離したバッファを入れてあります。この回路でZ80のWRをDRAMのライト信号としてそのまま使用すると、リード・モディファイ・ライト・サイクルとなります。

● DRAMとROMの共存

Z80のシステムで、64KビットのDRAMを使用するとZ80のメモリ空間すべてがDRAMとなってしまいます。すべてがDRAMでは、電源投入後にシステムをスタートさせるためのプログラムを保有しておくことができません。

したがって、図4-21(a)に示すようにリセット直後は 0000Hからのメモリ・エリアにはROM(IPL: Initial Program Loader)がセットされているように します。このROM上のプログラムをDRAM上の所定のエリアに転送し、制御をDRAMのプログラムに移します(リスト4-1参照)。

DRAM上のプログラムに制御が移った後は、図4-21(b)に示すようにROMのアドレス・エリアをDRAMのエリアに切り替え、全体をDRAMにして処理を開始します。

このように、ROMからDRAMに切り替えて処理を行っことで、システム・クロックを高速パージョンで処理しているときでも、ROMがアクセスされているときのみウェイト・ステートを挿入するだけで、DRAMに切り替えた後はNO WAITの最高のスピードで走らせることができます。

パラレル・インターフェース



最初に入出力の基本を説明します。そして、8212/8255A/Z80 PIOとの接続例、プログラミングについて説明します。

PPI: Programmable Peripheral Interface. インテル社のパラレルI/O用のデバイス. 8255A.

PIO: Parallel Input/Output Controller, Z80ファミリのパラレル用のデバイス.

双方向ポート:入力,出力いずれのデータの処理機能をももったポート。 //〇ポート

ラッチ:データの変化があっても保持の指定以後は保持されたデータが保存される機能。

8212 :汎用のパラレル用のデバイス。プログラマブルでないが多様な使い方が可能。

フラグ・ポート:入力の有無. 出力の可否など状態を示すフラグ用のポート.

セントロニクス・パラレル:プリンタ用に一般的に使用されているパラレルのインターフェース。

ハンドシェイク:データ線以外に制御ラインを設けて、データの受け渡しを確実に行うため処理.

ビット・モード: パラレル・ポートをビット単位でON/OFF する機能, 各デバイスはこの機能をもっている。

コンピュータ・システムと外部装置のデータの受け渡しを行うために、入出力ポートが必要になります。この入出力ポートには、その機能によっていくつかの仕様があります。また、実現のための方法も何種類かあります。本章では、データ・バスの8ビット全体(もしくはその一部)のデータを同時に処理することを基本とした、パラレルI/Oのインターフェースについて説明します。

入出力の基本機能

入出力ポートとは、コンピュータ・システムと外部の何らかのシステムとの間での、データのやりとりを実現するための仕掛けです。この場合に問題になるのは、外部の装置とCPUシステムとは、通常は同期がとられていず独立に動作していることです。

したがって、ただたんにCPUが入力ポートを読みに行ったとしても、相手側が必ずしもデータを出力しているとは限りません。このような方法では、相手側から順番に一つ一つデータを受信するときなどに、相手側が新しいデータを出力したかどうかの確認を行うことができません。

またこちらからデータを相手側に出力したとしても、 新しいデータが現在出力されていることを相手に示さ なければ、相手側に正しいデータをタイミングよく渡すこともできません。このように、確実なデータの受け渡しが必要な入出力操作の場合、考慮しなければならない問題が多くあります。

● データ入出力方法のタイプ

データ入出力方法にはいくつかの形があります。それらを,次に示します。

(1) 一方的な入力または出力を行う場合

図5-1に示すように、その時点での外部からのデータを、相手の状態と無関係に読み取る場合を考えます。 具体的には、相手側の状態を示すフラグのデータを読み込むときなどにこの方法が用いられます。

〈図5-1〉データの受け渡し、入力、出力



また、相手側の状態と無関係にデータを出力する場合もあります。これは、こちら側の状態を相手側に知らせるためのフラグの出力などの場合です。

一般的に、入力はその時点でのデータを読み込めばよいのですが、出力には、次に新たなデータが出力されるまで、出力されたデータを保持しておく機能が必要です。I/O用の周辺装置用のデバイスは、出力として用いた場合にデータを保持するラッチの機能をもっています。

(2) データの受け渡しを行う場合


物の受け渡しは、文字どおり相手が受け取る態勢にあり、手を出していることを確認し、相手の手の内に確実に渡す物を載せます。受け取る側は、相手がすべてを渡し終わったことを確認のうえ、受け取った物を処理します。これと同様なことが、入出力装置でも必要になります。


● データの受け渡し

このように、データの受け渡しを確実に行うためには、データ・ビット以外に入出力の確認を行うための信号線が必要になります。データの処理速度によって、いくつかの場合が考えられます。それについて図5-2に示します。

データ入力の場合、相手側の送信スピードに、こちら側の処理が間に合わない場合が生じます。このときには相手側にこちら側がまだ受信データの処理を終了

<四5-2> データの受け渡しを確実に行う ハンドシェイク(8212での例)





しておらず、次のデータが受け付けられない旨を連絡 しなければなりません。このために、コントロール線 が利用されます。

データ出力の場合は,通常データを保持する機能が 必要となります。

CPUからの出力は、OUT命令のときにのみCPUから所定のデータが出力されます。相手側と完全に同期がとれていて、相手側がOUT命令の期間のみで出力されたデータに対する処理を完了するような、特殊なアプリケーションでない限り、データ保持の機能が必要です。

その他に、出力すべきデータを出力ポートにセットした後、相手側に今データが更新されて新しいデータが出力されたことを示す場合もあります。この部分は、いくつかの方法が考えられます。また、この入出力ポートから割り込みが起動される場合もあります。

これら入出力ポート用に、多くの入出力専用のLSI があります(TTLを使用しても実現できるが、多くの 点で専用のLSIを使用したほうが簡単)。

具体的なペリフェラル(周辺)用 デバイスの使用法

● 8212(図5-3, 図5-4)


このICは,入力または出力の,単一方向の入出力

ポートとして使用できます。プログラマブルではないので、特別なコントロール・ワードを設定する必要はありません。また、割り込みなどの処理およびデータの受け渡しのハンドシェイクの機能ももっているので、8 ビットの入力,出力ポートとして手軽に利用できる素子です。

具体的な使用例を図5-5に示します。ハンドシェイクは、入出力ともに相手側からの入出力の要求に応じてデータの受け渡しを行うようになっています。入出力装置の処理速度はCPUの処理速度に比べ遅く、通常は入出力装置がCPUの処理の終了を待つようなことがないためです。

この図5-5に示した回路では、外部からの入力の有無をフラグ・ポート(81H)の D_7 を調べることでチェックできるようにもしてあります。割り込み処理を行わない場合は、INT信号を接続しないで使用します。


この回路には、CPUからこの素子のデータを読み込みにいったとき、相手側のストロープ・フラグをクリアする回路を設けています。これは、8212のSTB信号の立ち下がりを検出してINT信号がアクティブになります。したがって、相手側のSTB信号を作っているフリップフロップを、データの読み込みと同時にクリアする必要があるときに使用します。データの発生のたびに相手側からSTBパルスが得られる場合には必要ありません。




<図5-4> 8212のタイミング

 $\overline{DS}_1 \cdot DS_2$ は、 \overline{DS}_1 がアクティブ、 DS_2 もアクティブな 状態の論理積がアクティブであることを表す。つまり \overline{DS}_1 =1="L"かつ DS_2 =1="H"のときを示す。

〈図5-5〉 8212を使用した 入力ポートの例



〈図5-6〉 8255Aの端子配置



● プログラマブル・ペリフェラル・インター フェース用のデバイス

Z80に接続できるプログラマブルなペリフェラル・インターフェースとして,インテル社の8255A,ザイログ社のZ80 PIOがあります.

8255Aは,最大3ポート 24ピットの入出力ポートが 設定できます。その他に、入出力ポートと外部との間 で同期をとることができます。

Z80 PIOは、2 ポート 16ビットの入出力ポートを実現することができます。入出力に設定できるポートの数は8255Aに比べて少ないのですが、Z80の割り込み


機能をフルに使用する場合はZ80 PIOが適しています。 Z80の割り込みの大きな特徴である,モード2のベクタ割り込みのための機能をもっているからです(第8章参照)。

それぞれの特徴を生かし、システムの要求に応じて どちらかを選択してください。以下それぞれの素子に ついて具体的な使用法の説明を行います。


8255A

8255Aは、プログラマブルなパラレルI/Oの素子として最もよく目にするデバイスです。プログラム設定

〈図5-7〉8255Aの内部ブロック図



〈図5-8〉8255Aの基本モード



によって多くの応用範囲があります。最初は、応用範囲の広いこのようなデバイスを、確実に理解することから始めるのがよいでしょう。

8255Aの端子配置図を**図5-6**に**, 図5-7**にプロック図 を示します。

この素子にはI/OポートとしてA, B, Cの三つがあります。A, B, Cと三つに分けて使う場合と、AとCの半分, BとCの半分という、二つのグループに分けて考えることもできます。

図5-8に示すように機能別にモードが三つ用意されていて、各モードに応じて、A、Bはそれぞれ独立して機能します。Cは、モード0以外は4ビットずつA、Bのそれぞれのグループとともに、コントロール信号としての機能を果たします。


(1) モード 0 は、たんなる入出力ポート


このモードでは、A,BおよびCの半分ずつを任意に それぞれを入力または出力ポートとして設定できます。 この場合、入力動作ではその入力時にA,B,Cの各ポートに加わっているデータがCPUに読み込まれます。 出力動作では、各ポートへ出力されたデータは、出力 動作後も同じデータが出力され続けます。これは、各ポートへの書き出し時に出力バッファにデータが保持 されるためです。

(2) モード1ではストローブ入出力を行う

図5-9に示すように、A,Bポートをそれぞれ入力と 出力の任意に設定してCポートのラインを使用し、ハンドシェイクを行います。

入力動作では、STB入力を受けて、入力データを 入力ポートにラッチします。STBに合わせて8255Aは





【入力制御信号】

STB(Strobe Input): このピンへの"L"入力データが入力ラッチへ入る。 IBF(Input Buffer Full FF):

STBに対する応答信号、データが入力ラッチに入った ことを"H"で示す。STB が"L"になることでセットされ、 RD 入力の立ち上がりでリセットされる。

INTR(Interrupt Request)

CPUに対する割り込み要求信号として用いるもので、 "H"になる。STB=1,IBF=1,INTE=1のときセット され、RDの立ち下がりでリセットされる。

内部割り込みマスク・フリップフロップの制御は、 ▶INTE_Aービット・セット/リセットによるPC₄の制御 ▶INTE_Bービット・セット/リセットによるPC₂の制御

モード1の入力 STB CPU がデータを読み込むと、 エ次のデータの受 外部からの データの入 信が可能であることを示す 力の信号 IBF CPUに対し て割り込み 外部に対してデー を要求する タが入力されたこ とを示す INTR RD CPUは割り込み要求を受 け付け8255Aよりデ を読み込む 外部の機器 外部からのデータ からのデー タ入力 の期間確定し ていればよい ①~⑤は動作の順序を示す

相手にIBFを出します。このIBFはCPUが入力データ を読み取るとOFFになります。IBFはデータが未処理 で次のデータが受信できないことを示します。

出力動作時は次のようになります。データを出力す るライト・パルスの立ち下がりでINTRが "L" になり ます。出力データが出力ポートに確定すると, I/O側 へOBFを "L" にして知らせます。そして、I/O側か

モード1出力 PA7-PA0 コントロール・ワード D7D6D5D4D3D2D1D0 OBF 101010/ INTE ACKA PC, ポート PC - INTRA 制御信号に使われなかインマーのの1/0を指定した。 PC4.5 7-1/0 0 = 出力 (入力ではPC6.7) (出力ではPC4.5) PB7~PB OBFB ポート INTE ACKB PC B INTRB PC WR-【出力制御信号】

OBF (Output Buffer Full FF):

COUDUT BUTTON TO THE COUDUTE BY THE BY THE

ACK(Acknowledge Input):


CPUが出力したポートAまたはポートBのデータをI/O 側で受け取ったとき, 8255A に対してその応答信号で ある"L"を出力する.

INTR(Interrupt Request):

CPUに対する、I/Oからのデータ転送終了割り込み信号で"H"が出る、この信号は、 \overline{OBF} =1、INTE=1のときに、 \overline{ACK} によってセットされ、 \overline{WR} の立ち下がりでリセ ットされる

内部割り込みマスク・フリップフロップの制御は,


▶INTE_A — ビット・セット/リセットでPC₆ の制御▶INTE_B — ビット・セット/リセットでPC₂ の制御




らのデータの受信の終了を示すACKの"L"のパルス を受けます。

このACKの立ち上がりを検出して、INTRが"H" になります。 ACKでOBFもリセットされるので、 INTR, OBFによってもI/O側の受信終了を知ること ができます。

モードの設定とか、入出力方向を決めるコントロー



〈図5-11〉 プリンタとのインターフェース




ル・ワードの設定を図5-10に示します。

● プリンタのインターフェースに用いて説明


このモードでの実例として、プリンタのインターフェースを考えてみます。このプリンタのインターフェースとしては、現在一般的にはセントロニクス・パラレルと呼ばれている仕様のものが用いられています。

これは、図5-11に示すようにプリンタへの出力データ8ビット、プリンタがデータを受信可能かどうかを示すBUSY信号(この信号は、プリンタが読み込んだデータの処理またはプリンタ中で、次のデータを受け付けられないことが生じていることを示す)、プリンタにデータを渡すきっかけを作るSTB信号より成ります(図5-12,図5-13)。





〈図5-13〉セントロニクス・パラレルのタイミング



その他に、ACK信号もありますが、前記の三種の信号だけを処理しているのが、現状のパーソナル・コンピュータの状況です。したがって、この三種の信号によるインターフェースを、8255Aを使用して考えてみます。

データの出力は8ビットですから、8255AのAまたはBポートのいずれかを割り当てます。これは、当然のことですが、出力ポートとして設定します。

プリンタからのBUSY信号を検出するための,入力ポートを1ビット設定します。これは,Cポートのうちの半分を入力ポートとして設定して,そのうちの1ビットを割り当てます。STB信号としては,Cポートの残り半分を出力ポートとして設定し,そのうちの1ビットを当てます。

具体的な回路図を図5-14に示します。アドレス・デコーダおよびデータ・バスのバッファなどは、必要に応じて入れます。

ストローブ・パルスは、ハードウェアでワンショット・マルチバイブレータなどを使用することも考えら


れます。しかし、このストローブ・パルスもソフトウェアで簡単に作ることができます。

具体的にはSTBの信号に対応するビットに対して0を出力し、次に1を出力するだけです。この場合、STBのストローブ・パルスの幅は最小 1μ sですので、特別に0の出力と1の出力の間にディレイを入れる必要はありません。

このように、出力ポートの特定のビットのみON/OFFを行う場合があります。8255Aではこのような問題の解決のため、ポートCについてはビット単位で出力のON/OFFを行う機能をもっています。8255Aのコマンド・ポートに、Cポートの目的とするビットを制御するコマンドを書き込むことで実現できます。

図5-14の回路に対するプログラムをリスト5-1,リスト5-2に示します。それぞれ、アセンブラ,ターボ・パスカルの各言語で記述してあります。

8255Aは出力ポートでも、そのポートを読み込み、 その時点で出力されているデータを得ることができま す。この機能を利用して、次の方法で特定のビットを <図5-14> 8255A によるセント ロニクス・パラレル ・インターフェース 例(プリンタ用イン ターフェース)



〈リスト5-1〉8255Aを用いたアセンブラによるプリンタ制御例

〈リスト5-2〉8255Aを用いたパスカルによ るプリンタ制御例



```
PPI test program
1985/02/09
  3: { code Y.Kanzaki
4: program Z80501;
       ppicm = $93;
  8:
        cmd1 = $96;
      begin
port[ ppicm ] := cmd1;
 12: end:
  4: function lstat : boolean;
 15: const
      ppic = $92;
buzy = $04;
 16:
      begir
         1stat := (port[ ppic ] and buzy)=0;
 20:
      end;
 22: procedure list ( data : byte );
      const
       ppib = $91;
ppicm = $93;
       setstb = $09;
resetstb = $08;
26:
      begin
      repeat
       until lstat;

port[ ppib ] := data;

port[ ppicm ] := setstb;

port[ ppicm ] := resetstb;
31:
33:
34: end;
36:
38: begin
39: ppi_init;
40: list( $31 );
41: list( $0d );
```

ON/OFFすることもできます.

- (1) 現在の出力の状態を得る。出力ポートを読み込むか、つねに出力データのコピーをメモリ中に保存しておく
- (2) (1)で得られたデータの必要とするビットを、セットまたはリセットする。この処理には、ビット操作命令、または論理演算命令を使用する
- (3) (2)で処理した結果を出力する。 以上の操作で所定のビット以外を変化させることな く,目的のビットのON/OFFができます。

具体的な使用例は次のようになります。

```
(例)
IN A, (PPIC)
RES O, A
OUT (PPIC), A
SET O, A
OUT (PPIC), A
```

これは、プリンタ・インターフェースのSTBの出力例です。リスト5-1を参照してください。

Z80 PIO (Parallel I/O)

前項の8255A は8080A/85の周辺 LSIでしたが、Z80 PIOは、Z80ファミリの汎用の8ビット並列の入出 力インターフェース用のデバイスです。このデバイスは、次のような特徴をもっています。

- ▶40ピンDIPである
- ▶A,B二つの,8ビットで入出力 を任意に設定できるポートをもっ ている
- ▶各ポートは次の四つのモードに設定できる(図5-15, 図5-16, 図5-17参照).
 - 0:出力モード
 - 1:入力モード
 - 2:双方向モード
 - 3:ビット・モード
- ▶ハンドシェイクのための信号線を 二つもっている
- ▶ Z80のモード2の割り込みのため の,ベクトルの生成機能およびデ イジィ・チェインの割り込みの処 理機能を内蔵している
- ▶すべての入出力ラインは、TTL コンパチブルとなっている。また ポートBは、直接ダーリントン・トランジスタなどの電流容量の大 きい負荷をドライブする能力をもっている。


Z80独自の機能をフルに利用しようとするとき、Z80ファミリの周辺装置用のデバイスを使用すると、特別なハードウェアの追加もなく構成することができます。

Z80 PIOのブロック図を図5-18に、各端子の機能を図5-19に示します。 Z80 PIOはコマンドの設定によって、初めてI/Oデバイスとしての機能を発揮します。このコマンドの設定には、A、Bの各ポート用のコマンド・ポートが用意されています。


これはA,Bの各ポートの選択用の入力端子(6番ピン)と,それぞれ

のポートのコマンドであるかデータであるかを選択する入力端子(5番ピン)の二つによって各ポートの選択が制御されます。具体的にはこれらの入力端子にアド


〈図5-12〉 Z80 PIOモード 0 のタイミング図




〈図5-16〉 Z80 PIOのモード1のタイミング図



〈図5-17〉 Z80 PIOのモード3のタイミング図



レス・バスの A_0 , A_1 を接続すると、図5-20に示すようにそれぞれに対応したポート・アドレスが設定できます



る PIOの制御

 CE RD IORQ
 共に
 B/A 選択で選択されたポートから

 CPU ヘデータを転送 (読み込み動作)

上記以外の時, M1 が "L" になると, PIO はリセットされ

共に"L"の時は、CPUの命令コード読み出し サイクルなので、Z80 PIO は何もしない

CE 共に IORQ アクティブ B/A で選択されたポートへCPU から C/D 選択 で指定された情報 (データまたはコマンド)が送られる

CPUが M1, IORQ 共にアクティブになり、割り込割り込み → みを出しているポートから自動的に、CPU データ・パス上へポートの割り込みベクトル が送られる

PIOのリセット

M1 端子 (37) に、システム・バスの M1 と、RESET (システム・バスの RESET を反転させる)の OR を加えると、 RESET で、PIO も同時に リセット することができる。 RESET は、通常マシン・サイクルに対して十分長い期間 "L" になる

8255Aでもハンドシェイクの必要な場合は、A,Bの2ポートしか使用できません。その場合、割り込み処理の機能を内蔵したZ80 PIOのほうが有利になります。

■ Z80 PIOの初期設定は数ステップのコマンド 設定を必要とする

Z80 PIOの初期設定はA,Bの各ポートに対して、必

ハンドシェイク信号は、モードによって意味が異なる

RDY (READY)

出力モード:周辺装置へのデータ転送 が準備できたことを示すため,アク ティブとなる 入力モード:入力レジスタが空となり,

人力モード: 人力レジスタが空となり, 周辺装置からのデータ受け入れ準備 ができた時アクティブとなる

ができた時アクティブとなる 双方向モード: ARDY-ポートA の出力 レジスタ内容の出力準備が完了した 時アクティブとなる. BRDY-ポート A のデータ受け入れ準備ができた時 アクティブとなる

ビット制御モード:強制的に"L" 状態 になる

STB (STROBE)

双方向モード:ASTBがアクティブの時、ポート Aの出力レジスタからのデータが、ポートAの 双方向データ・バス上にのせられる。信号が 立ち上がれば周辺装置がデータを受け取った とみなされる。BSTBは、周辺装置からポートAの入力レジスタへのデータのストローブ (書き込み)に用いられる


ビット制御モード:無効

〈図5-20〉 Z80 PIOとA。, A1の接続例(図5-23参照)

A ₁	A ₀		A ₁	A ₀
C/D	A/B		A/B	C/D
0	0	Aポート・データ	0	0
0	1	Aポート・コマンド	0	1
1	0	Bポート・データ	1	0
1	1	Bポート・コマンド	1	1
	0	C/D A/B 0 0 0 1	C/D A/B 0 0 0 1 0 1 0 1 0 1 0 0 0 <	C/D A/B A/B 0 0 Aボート・データ 0 0 1 Aボート・コマンド 0 1 0 Bボート・データ 1

データ, コマンド・ポート が連続してアドレスとなる それぞれポートのデータ, コマンドが連続したアドレスとなる

〈図5-21〉 Z80 PIOの制御語



これだけは

オープン・コレクタ

知っておきたい

各デバイスの出力端子の中に、オープン・コレクタ(TTL)または、オープン・ドレイン(FET)と呼ばれるものがあります。割り込み関係(INT)がワイヤードORされるために、そうなっています。


これは、図5-Aに示すように最終の出力段のトランジスタのコレクタがそのまま出力端子に出ています。この出力段のトランジスタは、出力が"H"のときカットオフ(コレクタ-エミッタ間に電流が流れない)、出力が"L"のときはON(コレクタ-エミッ

夕間に電流が流れる)になります。


この出力端子と電源とを負荷抵抗で結び、出力を電圧のレベルとして取り出すことができます。この場合の電源電圧は、出力段の素子の耐圧内で自由に選ぶことができます。したがって、異なった電圧レベルの変換などにも利用することができます。もう一つのオープン・コレクタの重要な利用法に、ワイヤードNORとしての利用法があります。これは複数の出力を共通の負荷抵抗で接続しておきます。こ

れにより、すべての出力が"H"のときのみ、共通に接続された出力は"H"となります。共通に接続された出力は "H"となります。 共通に接続された出力のうち一つでも"L"となります。 たなら、出力は"L"となります。 このようにオープン・コレクタの素子は、出力同士を接続してもレベルの異なる出力が影響して出力が不安定になったり、出力電流が増大して素子を破壊するようなことはおきません。

〈図5-A〉出力の構成



〈図5-22〉 Z80 PIOのコマンド設定のフローチャート



要に応じて三種類のコマンドを書き込むことで行います。その三種類のコマンドは、次に示すものです(図5-21)。

(1)割り込みベクトル

 D_0 ピットがゼロのコマンドは、割り込みベクトルとみなされます。これはZ80の割り込みを、モード 2で実行する場合に必要になります。

(2) モード設定

Z80 PIOで設定可能な四つのモードを指定するためのコマンドです。 D_7 , D_6 ビットの組み合わせで,図に示すように 0 から 3 までのモードが決まります。このコマンドは D_0 から D_3 の四ビットがともに 1 となっています(図5-22)。

モード3のビット制御モードを指定した場合は、次に各ビットの入出力を決めるためのコマンドを書き込みます。各ビットは1で入力、0で出力になります。
(3)割り込み制御のコマンド

PIOからの割り込み要求の可否を制御するコマンドです。ビット制御モードに対しては、各ビットごとに割り込みの必要の有無を指定することができます。また、割り込みの発生するための条件を、ビット同士のOR、またはANDの関係からも指定することができます。

このコマンドは、図5-21に示すように下位4ビットが7Hとなっていて、ビット制御モード以外では、割り込み発生の有無の制御のみを行います。

● プリンタのインターフェースに用いて説明

Z80 PIOの具体的な使用例として、プリンタのインターフェースの回路を考えます。このインターフェースでは、Z80の割り込み機能を利用できるようにしてあります(図5-23)。

この回路のためのプログラムを、 y_{A} ト5-3、 y_{A} ト5-4に示します。8255Aと同様にアセンブラ、 y_{A} ーボ・パスカルのプログラムを示してあります。 \overline{STB} はハードウェアで作成してあるので、ソフトウェアの処理は必要ありません。このインターフェースは、 \overline{STB} のパルスを 25μ sくらいになるようにするためハードウェアで作成しました。しかし最近のプリンタのインターフェースは、ほとんどが \overline{STB} パルスは約 1μ sの仕様となっています。新しく作るなら図に示すように、 \overline{B}_{2} を出力端子としてソフトウェアで \overline{STB} を作る方法がコストが安くなります。

▶▶▶ コア・ブックス 第7弾 ▶▶▶

好評棄売中

リアルタイム・モニタ/組み込みコンピュータのための

A5判 176頁 定価 1,500円(規則)


6809マイコン・システム設計作法

鶴見惠一著

CQ出版社

内容

6809のアーキテクチャ/6809のハードウェア/CPUボードの設計例/6809のアセンブリ言語と命令/ペリフェラル駆動のソフトウェア/6809の割り込み/多重処理とマルチ・タスク・モニタ/6809の演算プログラム



〈リスト5-3〉 Z80 PIOを用いたアセンブラによるプリンタ制御例

PAGE

01-Dec-80

MACRO-80 3.4

〈リスト5-4〉Z80 PIOを用いたパスカルに よるプリンタ制御例

```
: program Z80502.MAC
: Z80-PIO test routine
Z80 PIOによるプリンタ・インターフェースの処理プログラム
                                   : 85/02/10 Y.Kanzaki
UOID
                                                                ; PIO port address
001C
                                                  01Ch
01Fh
                Z80 PIOの各ポート
                                   piopad
                                             equ
001F
                                   piopbc
                                                                : PIO port address
                のアドレス
                                             equ
001E
                                   piopbd
                                                   OIEH
OOOF
         Z80 PIOモードOの設定コマンド
                                   cmd_out equ
cmd_bit equ
                                                                 PIO
                                                   OOFh
        Z80 PIOモード3の設定コマン
ビット制御モードでのI/O 設定
COCE
                                                   OCFh
                                                                  PIO
OOFO
                                   cmd_iO
                                            equ
                                                  OFOR
                                                                in D7-D4 out D3-D0
                                             org
0000
                Z80 PIOのモード
                                   pioinitald
                                                 A.cmd out
                                                                :
プポートAをモードOに設定
0002
         D3 1D 設定ルーチン
                                            out (piopac),A
0004
                                                               * ポートBをビット制御モー

* ドにして,各ビットの入出

* 力を設定
         3E CF
                                             ld
                                                 A.cmd_bit
         D3 1F
0006
                                             out (piopbc),A
0008
         SE FO
                                                 A,cmd_io
                                             ld
000A
         D3 1F
                                             out (piopbc),A
0000
         C9
                                            ret
ooop
         DB 1E
                 プリンタの状況の lstat:
チェック
                                            in A, (piopbd)
bit 4.A
                                                                 プリンタが受信可能でなければA=OFFFHとしてもどる。
プリンタが受信可能ならA=O
000F '
         CB 67
0011
         3E FF
                                             1d A, OffH
0013
         CB
                                            ret 7
0014
         AF
                                            xor A
         09
0015
                   プリンタへの出力
                                            ret
         CD OOOD N- FY STB UZ80 PIO glist:
0016
                                            call 1stat
                                                                *]プリンタが受信可能にな
*]るまでループする
0019
         B7
                                            or A
jr z,list
                   り出力される
001A
         28 FA
001E
         79
                                            1d A.C
                                                                *]Cレジスタにセットされた
!」データを,プリンタに出力
! する
001D
         D3 1C
                                            out (piopad) . A
001F
         0
                                            ret
                                            end
```

```
( Z80-PIO test program )
( 1985/02/10 code Y.Kanzaki )
program piotest;
const
   piopac = #1D;
   piopad = $iC;
piopad = $iC;
piopbc = $iF;
又を定数として定義する
                       Z80 PIOの各ポート・アドレ
  piopbd = %iEi 
cmd_out = %OFi
cmd_bit = *CFi
cmd_io = *Foi
として定義する
procedure pioinit;
  mgin
port[ piopac ] := cmd_out; モード設定
port[ piopbc ] := cmd_bit; を行ってい
port[ piopbc ] := cmd_io; る
begin
function lstat:boolean: プリンタの状態
チェックの関数
begin
 Istat := (port[ piopbd ] and $10)= 0;
end:
procedure list ( data : byte );
begin
 repeat runtil lstat; port[piopad]:= data f 書き出す
   pioinit:
list(#31);
list(#0D);
                        テストのために一つのCR
                        を出力するプログラム
```

これだけは


1/0デバイスに関するデバッグ

知っておきたい

入出力装置が関連するプログラムのデバッグは, 次のような配慮が必要となります.

① 入出力装置のアドレスが正しいか? I/Oアドレスが実装されていないアドレスを読み

〈図5-B〉I/Oデバイスのチェック



込むと、多くの場合FFHの値となる(データ・バス がプルアップされているため).

② I/Oデバイスの初期化が行われているか? 初期化されているかどうかは、ステータスを読み

取り,各ビットが妥当かどうかを 調べます。妥当でない場合は再度 初期化してみます。そのとき,初 期化の手順,初期化のプログラム のチェックも行います。

初期化の前にリセットを行わなければならないものもあるので, デバイスの仕様を確認します.

③ 入出力処理では、相手側の状態によって処理が進まない場合があります。デバッグのためステータスのチェックを中断できるようにする工夫、またはステータスの状況をチェックし、相手側の状況が正常であることを確認のうえ、次に進みます。

シリアル・インターフェース



最初にシリアル伝送について説明します。そして、 8251A/Z80 SIOの使い方とプログラミングについて説 明します。

ボーレイト:直列通信における伝送速度を表す単位。 7 秒当たりの伝送ビット数と同義語。

マーク:直列通信時の信号のある状態。スペースは信号のない状態を示す。

モデム:変復調器.ディジタル信号とアナログ信号の変換を行い、音声(アナログ)信号でデータの 伝送を行うための装置.

非同期:キャラクタの送受信間隔が任意に行える通信. 各キャラクタごとにスタート,ストップを示すビットなどが付加される.

RS-232C : モデムと端末装置間のインターフェースの規格、パーソナル・コンピュータの直列非同期通信用のインターフェースを示すのにも使われる。

ENQ : enuiry. 送信開始時に対する受信可の問い合わせの制御コード.

ACK : affirmative acknowledgement. 問い合わせに対する肯定応答.

NAK : negative acknowledgement. 受信データに誤りがあるときの否定応答.

本章では、マイコン、パーソナル・コンピュータの RS-232Cで代表される、シリアル・インターフェース について説明します。このシリアル・インターフェースは、各メーカでの解釈の違いから、異なったメーカの製品の間での接続が、そのままでは成功しない場合 が多くあります。しかし、このインターフェースの基本を理解すれば、これらの問題解決は難しいものでは ありません。

● シリアル・インターフェースとは接続のため の信号線を節約したもの

コンピュータで扱うデータは、8ビットまたは最近では16ビットのデータを同一のタイミングで同時に処理します。したがって、コンピュータのシステムが外部の装置との間でデータの交換を行うとき、これら8、16ビットのデータを同時に受け渡しするために最低8、16本の信号線が必要となります。

外部の装置との距離が近い場合は、信号線が多くて もそれほどコストも問題になりません。しかし、相手 との距離がある場合、配線のコストが無視できなくな ります。


この問題解決のために,直列のデータ伝送の方法が 導入されました。一方,この直列のデータ伝送は,電 信システムとして長い歴史をもっていました。


● 並列のデータをどのようにして直列データに 変換するか


並列データを直列データへ変換するには、図6-1に示すように1本の信号線に基準時間ごとに1ビットずつ"H"または"L"の信号を送信します。受信側では、基準時間ごとに入力信号のレベルをチェックします。所定のビット数のデータの受信後、パラレル・データに変換されます。この変換には、専用のLSIが用意されています。

この変換において、1データ分のデータのスタートをどのように検出するかが問題になります。パーソナル・コンピュータのシステムで最も一般的に利用されているのが、図6-2に示す調歩同期式と呼ばれる方法です。電信などで利用されていた方法です。

データの最初は、必ず1ビットのスタート・ビットで始まります。スタート・ビットの立ち下がり(信号がないときは"H"の状態)を基準にして、所定の伝送スピードに応じたクロックで、各ビットのON/OFFを検出していきます。データの終わりには、1から2ビットのストップ・ビットが送られます。所定の時間にストップ・ビットが検出されないとそのデータは正しくないとみなされます。







シリアル・インターフェース用として、 最もよく使用されている8251Aの概要

現在, 最もよく使用されている, シリアル通信用の

デバイスは、インテル社の8251Aでしょう。この素子は、USART (Universal Synchronous / Asynchronous Receiver/Transmitter)と呼ばれ、調歩同期式以外に大型コンピュータの通信方式として利用され

ている、BSC方式などの同期式の通信も行える汎用性のあるものです。

8251Aのブロック図を図6-3に、ピン配置を図6-4に示します。CPUからのデータ・バスに接続される8ビットのデータ・バス・バッファをもっています。このデータ・バス・バッファはデータ・ポートとして設定されており、ここを通して8251Aの動作モードの設定、動作の制御を行うコマンドの書き込み、動作の状態を調べるステータスの読み込みが行えます。

データの送受信は、データ・ポートに対する書き込みで送信が、受信はデータ・ポートからデータを読み込むことでできます。


データの送信部、受信部はそれぞれ独立しています。 データを受信中であっても別のデータを送信すること ができます。

● シリアル通信の基本となるクロックの役割 および設定法


8251Aは,三種類のクロックを必要とします. TxC端子は,送信データの伝送速度を決めるため のクロックで、送信データの伝送速度に対して1,16,64倍のいずれかのクロックを加えます。同期式の場合にこのクロックは、送信データと同じ速度のもののみです。

RxC端子は、受信データのサンプリングのためのクロックで、伝送速度に対して1,16,64倍したうち、いずれかのクロックとなります。TxCと同様、同期式のときは1倍のクロックのみです。

送信,受信ともに同じ伝送速度の場合, 同一のクロ



〈図6-5〉8251Aを利用したRS-232Cのインターフェース例



ックを使用することができます。

CLKは、8251Aの内部の動作のタイミング制御のために利用されます。これには3MHz以下で、TxC、RxCの30倍以上のクロックが必要です。一般にはCPUと同じか1/2に分周したシステム・クロックを用います。

これらクロックの作成方法とインターフェース回路 を図6-5に示します。

● 8251Aのリード/ライト・コントロール部

8251AをCPUのシステム側から制御するために、次の五つの制御端子が用意されています。

C/D

データ・バスに接続されているポートをコマンド処理のためのものにするか。データ処理のためのものにするかの選択を行います。

この端子が"H"のときがコマンドで、"L"のときにデータ・ポートとなります。アドレス・バスの最下位ビットの A_0 を接続します。そうすると、例えばコマンドのアドレスを81Hとすると80Hがデータ・ポートとして連続したアドレスを指定でき、プログラム上のメリットが生じます。

PRD, WR

それぞれ、システム・バスのリード/ライト信号と直接接続します。

► CS

アドレス・デコーダからのデバイスの選択信号を接 続します。

RESET

8251Aの動作をリセットします。リセット信号は、 8251Aに加えられるCLKの6サイクル分以上アクティ プでなければなりません。"H"レベルです。

● 通信の相手側となるモデムとのやりとりを行う部分

コンピュータのデータ通信は、電話回線を利用して発展してきました。したがって、データ処理装置からディジタル信号として出力された信号を、電話回線で送受信可能な音声信号に変換する装置が必要となります。この変換装置をモデムと呼びます(図6-6)、パーソナル・コンピュータのカタログに載っているRS-232 Cと呼ばれるインターフェースは、本来このモデムとデータ処理装置との間を接続するための規格でした。

このモデムを制御するために通常必要となる制御信号を、8251Aはもっています。

▶ DSR (Data Set Ready) 入力

モデムが動作可能であるかどうかをこの端子で検出します。CPUからは、コマンド・ポートから読み込まれるステータスのD、ビットで調べられます。


▶ DTR (Data Terminal Ready) 出力

データ端末装置、8251A側が送受信可能であることを相手側に知らせます。 コマンドの D_1 のビットのON/OFFで、この端子は制御されます。

▶RTS(Request To Send)出力

モデムに対して送信データがあることを示し、モデムが8251Aからデータを受信して相手側へデータを送信できるよう要求します。この端子の出力は、コマンドのDsのビットのON/OFFで制御されます。

〈図6-6〉モデムのコントロール信号



▶CTS(Clear To Send)入力

モデムが,8251Aからデータを受信可能かどうかを示す信号を接続します。8251Aは,この端子がアクティブ("L")にならないと,データを送信することができません。

外部からこの端子を制御することによって、送信の 抑止が行えます。これにより、データの受け取りを確 実に行うためのハンドシェイクが可能となります。

以上の説明が、モデム制御のための基本的な機能です。しかしCTS以外は、8251Aの動作そのものに関係しません。したがって、ほかの目的に利用することもできますがあまりすすめられません。

● 送信部における各端子の機能

▶TxD(出力)

送信データは、この端子より出力されます。出力される条件は、コマンドで D_0 のTxENのビットを"H"にし、 \overline{CTS} の入力が"L"のときです。

この状態で、データ・ポートに送信データを書き込むとシリアルに変換され、この端子より出力されます。 ▶TxRDY(出力)

データの送信が可能であることを示します。データ・バッファが空で、なおコマンドでTxENのビットが "H"で、CTSが "L"のときにのみ、TxRDYが "H"のアクティブになります。したがって、この端子をCPUに対する割り込み信号として利用できます。この端子は、送信データをデータ・ポートに書き込むことでリセットされます。

この端子の状態はステータスのDoビットで調べる

ことができます。

▶TxE(出力)

データの送信バッファが空になったことを示します。 この信号もCPUに対する割り込み信号として使用す ることができます。

TxEの割り込み発生によって、CPUは送信用のバッファからデータを1バイト取り出し、送信のために8251Aのデータ・ポートに書き込みます。これにより割り込みもリセットされます。ステータスの D_2 がTxE端子の状態を示しています。

▶TxC(入力)

送信データに対する,タイミングを決めるクロック を加えます。

● 受信部における各端子の機能

▶RxD(入力)

受信データをこの端子で受けます。受信データの入力を禁止することはできません。したがって受信側の都合に関係なく、この端子に接続された信号が変化した場合、たとえノイズであったとしても入力データとして認識されます。

しかしノイズの場合は、フレーミング・エラー、パリティ・チェックなどのエラー・チェック処理によって 検出できます。

▶RxRDY(出力)

受信データが受信バッファにセットされ、CPUからの読み込みが可能になったことを示します。

ステータスのRxRDYは、ONになることをコマンドによって禁止することができます。しかしこの端子

〈図6-7〉モード設定のコマンド

リセット端子、またはコマンドによるリセットの後、最初にコマンド・ボートに 書き込まれたデータがモード設定を行う

D7	D ₆	D ₅	D ₄	D ₃	D ₂	D_1	D ₀	
SYNC キャラクタ 1 シングル 0 ダ ブ ル	SYNC 検出 1 外部 0 内部	パリティ・チェック	パリティ の追加 追加 する	キャラク 0 0	タの長さ 5 ビット	0	0	同期式
$\begin{bmatrix} 0 & 1 & 1 \\ 1 & 0 & 1 \end{bmatrix}$	・ビット 使用せず ビット 光ビット	0 奇数	0 追加しない	0 1 1 0 1 1 1	6 ビット 7 ビット 8 ビット	ポー 0 0 0 1 1 0 1 1	使用せず 1× 16× 64×	非同期式

モード設定のコマンド [コントロール・ライト($C/\overline{D}=1,\overline{WR}=0$)で書き込む]

(例) 〔条件〕非同期式(調歩同期)。キャラクタはカナを使うので8ビット,ストップ・ビットは2ビット,パリティは無視する。ボーレートは16×を用いる。

 $11 \begin{Bmatrix} 1 \\ 0 \end{Bmatrix}$ OllIOB = EEH # taceH

[条件] 同期式(BSC方式)シンク・キャラクタ2パイト, 内部同期, パリティ無視, キャラクタ8ビット

00 { 1 0 01100B = 2CH # to 13 0CH

RxC, TxCに加わる クロックとデータ の送受信のスピー ドとの関係を示す。 データの送受信の スピードに指変 れた倍数のクロッ クをRxC, TxCに加 える のRxRDYは、ソフトウェアで禁止することはできません。受信パッファを読み込むことで、この端子およびステータスのRxRDYもともにリセットされます。 リセットされると "L"の状態です。コマンドのRxE=1のとき、ステータスの D_1 ビットがRxRDYの状態を示します。

▶RxC(入力)

受信データのサンプリングを行うタイミングを決めるクロックの入力端子です。


▶SYNDET(入出力)

キャラクタ同期による同期通信を行う場合, 同期キ


ャラクタを受信し同期が確立したことを示す出力,または同期の検出回路を外部に設けた場合,同期の確立したことを8251Aが知るための入力となります。調歩同期式の通信の場合は,この端子は使用されません。

8251Aの動作条件を決める モードおよびコマンドの設定

8251Aは、図6-7に示すようにリセット後に設定されるモードによって多様な利用法ができます。調歩同期、キャラクタ同期、1データの大きさも5ビットから8ビット、パリティ・チェックの有無などが指定できま



〈図6-9〉ステータスのフォーマット



このステータスはコマンド・ポートを読み込むことによって得られる

す。


モード設定によって、8251Aの動作条件が決まります。具体的な送受信を開始するためには、コマンド・ポートにコマンドの書き込みが必要です。図6-8に示すように1バイトのコマンドの各ビットに、それぞれ決められた役割が設定されています。


必要とする処理に対応するビットをON("1")にして,コマンド・ポートへ書き込みます。このとき,不用意に目的の処理以外の制御状態を変化させることの

ないように注意しなくてはなりません。**図6-9**にステータスのフォーマットを示します。

● 8251Aを再度初期化する場合、ダミー・コマンドの書き込みが必要

8251Aは、通常電源投入時のパワー・オン・リセット 信号によってリセットされ、モード設定待ちの状態に なっています。したがって次にモード、コマンドの順 に処理を進めます。しかし、8251Aが現在どの状態に





あるのか不明な場合があります。


そのようなときには、コマンドの内部リセットの機能により現状をリセットして、再度モード設定より行い、目的の状態にすることができます。しかし、内部リセット・コマンドを書き込んだとき、モード設定待ちまたはBSCモードのSYNCキャラクタのロード待ちの状態では、8251Aはコマンドとしては処理しません。

したがって、コマンドによる内部リセットを行う場合、コマンドに先立って3回、00Hなどのリセット・ビットがOFFになっているコマンドを書き込みます。

これにより、それ以前にどのような状態であろうと、確実にコマンド受け付け可の状態になります(図6-10). これらのことを考慮したプログラムの例を、リスト6-1として示します。

● パリティ・イネーブルで1ビットのパリティ・ ビットを付加する

モード設定で、パリティ・ビットを付加して送受信時のエラー検出を行うことができます。この場合図6-11に示すように、所定のデータの後に1ビットのパリティ・ビットが追加されてデータが送信されます。このパリティ・ビットは、パリティ・エラーの有無のチェックが行われた後、受信側で自動的に取り去られます。データ・バスを介して、CPUは送信側が8251Aに渡したパリティ・ビットなしの元のデータを受け取り



■ 調歩同期式の送信はポツポツ送ることもできる

調歩同期式の送信は図6-11に示されているように、データの終了を示すストップ・ビットが"H"レベルで、そのまま次のデータが送信されないとしても、受信側は次のデータのスタート・ビットの"L"への立ち下がりまで待っているだけです。これは、各データのフレームごとにデータの範囲を示すビットをもっているため、1 データずつ単独で送信したとしても問題は生じません。

しかし、このために実際に必要とするデータの2割から4割も余分なビットを、送受信していることになります。キーボードとコンソールの通信のように回線

のコストが低く, 伝送効率がそんなに問題にならない場合, ハードウェア,ソフトウェアともに簡単ですみますので調歩同期式は便利な方法です.


● 高速な受信処理は割り込み処理が有利になる

入力したデータにはなんらかの処理を施すのが普通です。その場合、高速での連続したデータ受信では、データのドロップ・アウトが生じる可能性があります。RS-232Cのインターフェースでも、パラレルI/Oのようにハードウェアでのハンドシェイクも実現できます。しかしそのためには、往復の信号線以外に制御のための線が必要になります。信号線の数が少なくてすむという、シリアル伝送の意味がなくなってしまいます。データの送受信を1本の信号線で実現することもできます。アース線が1本必要なために、最低2本のラ

したがって一般的には、シリアル伝送では、図6-12 に示すようなデータの受け渡しの手順が、プロトコルと呼ばれるものとして厳密に決められています。この場合でも最小限、送受信の最小単位である1レコードの受信は、ドロップ・アウトなしに確実に受信できなければなりません。

インが必要となります.

〈図6-12〉伝送プロトコルの概要



このようにデータの受け渡しの手順が決められている。 JIS-C6362でより詳細に、またいろいろな局面について も具体的に決められている。

ENQ, STX, ETX, ACKO, ACK1, EOTは、伝送制御用のコードとして決められた1パイトのコード。

そのためには、データの受信および受信バッファへの書き込みを、割り込み処理で行うことで容易に実現できます。割り込み処理によるデータ受信の具体的な例は第8章で説明します。

これだけは 知っておきたい 1/0デバイスのステータスを知ること 〈図6-A〉I/Oデバイスの内部レジスタを選択するようす I/Oデバイスのステータスを FOH FIH) \overline{CS} \overline{L} 調べるということは,次の一連 の動作のことです。 1/0デバイス 1 A7 - 1 A₆ ◆ステータス・ポートを読み取 1 A5 1 A4 ▶ポートのアドレスを出力 Aoでデバイス内のレジ O A3 スタを選択する。選択するレジスタが多い場 ▶I/Oデバイスからステータ 0 A2 使用するアドレス ス・データをデータ・バスへ も増す. O A₁ 出力させる。 A₀, A₁, A₂くらいまで利 用することがある -1/0 A₀ ▶CPUのレジスタがそのデー タを保存する CPU ◆所定のビットのON/OFFを CPUのレジスタ 調べる Aレジスタが多く利用 ▶ピットのON/OFFに応じて, される ZフラグがON/OFFする命令 データ・バス AND, OR, BIT を実行 などの命令でスラ ▶ZフラグのON/OFFに応じて、 ータスを調べる ジャンプ先の異なる分岐命令 IN A. (FOH) 各I/Oデバイス, CPUのレジスタ で、ステータスの状況に応じ の実行でCSが"L 間は、8本のデータ・バスで接続 IN A. (F1H) となり、1/0デバイ されている OUT (FOH), A た処理に移る スが選択される OUT (F1H), A

● 送信終了時の送信停止のためのコマンドは 注意しないと送信途中のデータを失う

送信を終了した後に、 $TxENをOFFにしたコマンドを書き込み、送信機能を停止する場合があります。そのとき、コマンドの書き込みタイミングによっては、送信データが失われます。これは、送信バッファ中に送信データがあるときに<math>D_0$ ビットを0にした送信ディセーブルのコマンドを書き込むと、バッファ中のデータが消失するためです。

これを防ぐには、データの送信終了後の送信停止のコマンドをTxEのフラグを検出し、送信バッファ中にデータが残っていないことを確認した後で行います。TxEのチェックは、ステータスの D_2 ピットが1になっていたなら、バッファにデータは残っていないとして処理できます。

また、割り込みを使用しない送信の場合は、とくに送信をディセーブルしなくても問題は生じません。

しかし、データ送信のタイミングを割り込みによって検出している場合、データ送信後は不要な割り込みが生じないように、8251Aの送信機能を停止しなければなりません。その場合上記の注意が必要となります。送信時には、同期通信以外では割り込み処理はあま

り行われていません。一般的な使用法ではあまり問題 にならないかもしれません。


● 8251Aの実行速度

CPUと8251Aのクロックが異なる場合は、注意が必要です。8251Aの内部処理の動作は、8251AのCLK端子に加えられたクロックに同期して行われます。CPUの処理速度が速い場合、この8251Aのクロックはシステム・クロックを分周したものを使用することになります。そのような場合、CPUの命令の実行速度にくらべ8251Aの内部の処理速度が遅れるので、それぞれの実行速度を確認しておく必要があります(図6-13)。

● 処理の終了の時間待ちには無効果な命令を実 行する

I/Oデバイスなどの実行の処理の終了を待つ場合,時間つぶしのためのプログラムとして,現在の処理に効果のない命令を実行します。それにより外部のデバイスの処理の終了を待つことができます。この方法に用いる命令は、外部の実行中の処理のスタートから終了までに見合った時間で、その命令の実行が終了することが保証されている必要があります。

〈図6-13〉コマンド書き込み時のコマンドの設定時間の検討




〈図6-14〉遅延処理のための命令実行

(a) NOP命令を使う方法

命令	遅延クロック数	処理
NOP	4クロック	無効果. 何の処理も行わない
1		何の処理も行わない
	遅延時間(µs)= N	IOPの会会の物
		命令の実行クロッ ンステム・クロックの周波

(b) スタックを使う方法

外部からの割り込みが禁止されている場合,スタックを利用した遅延が利用できる



交換し、また元にもどすため必ず 2回繰り返す。 19×2,23×2の遅延が得られる。 その時間も、一般的な外部デバイスの処理時間と命令の処理クロックの数から、(システム・クロックの周期)×(4~30)くらいの時間が妥当なところです。I/Oなどの外部デバイスの処理時間は、メーカや素子の作り方が変更され(C-MOS化)、変わる場合もあります。

また、システム・クロックが変われば、処理時間も変わってしまいます。システムのバージョンアップでクロックが速くなったらプログラムが動かなくなった、というようなことのないようにしてください。

図6-14に、遅延のための命令と遅延時間を示しておきます。

処理はサブルーチン、またはマクロ命令化 することでプログラムの生産性をあげられる

初期化がすんだら、その後は具体的なデータの送受信の処理となります。データの送受信には多くの方式があります。ここでは、その中の半二重と呼ばれる送信と受信を交互に行う方法の場合の、送信ルーチンと受信ルーチンを考えてみます。

このとき、それぞれの処理ルーチンは、プログラムの複数の場所で使用することになります。そのたびに同じコーディングを行うのでは煩わしすぎます。そこで、このそれぞれのルーチンをサブルーチンとして作成し、必要とする場所でこの処理ル

ーチンを呼ぶことにします。

このサブルーチン以外にも、マクロ・アセンブラのマクロ命令によって効率化を図る方法もあります。マクロ命令については第9章で説明することにして、ここでは、サブルーチンによる実現方法について説明します。

● 処理の終了のチェックの基本 はまずフラグのチェックから 行う

8251Aのデータの送信は、デバイスが送信可であることを確認してからデータ・ポートに送信データを書き込み、受信の場合は相手からのデータが受信されたことを確認してから、データ・ポートより受信データを読み取ります。このそれぞれの確認は、ステータスの所定のビットのON/OFFによって確認しています(図6-15)。

そのプログラムの例としてリスト 6-2を示します。それぞれ1バイト のデータの送受信の例です。データ の受け渡しについては、入力データはAレジスタ、出力データはCレジスタを経由して行っています。


連続して多数のデータの入出力を行う場合、所定のデータ・エリアをデータの受け渡しのために用意する場合があります。この入出力のためのデータ領域をバッファと呼び、割り込み操作のときに不可欠な技術です。詳しくは第8章で説明します。


● プログラムの作成でシステムが希望どおりの 動作をしない場合の対策が不可欠

リスト6-2で示したプログラムは、相手からのデータがこないとき、なんらかの不都合で相手側が受信状態でない場合など、ただステータスの読み取りチェックを繰り返すだけで、このルーチンから抜け出すことができません。処理の再開のためには、CPUのリセットをしなくてはならないなどということになります(図6-16)。

これを避けるために、フラグをチェックし続ける時間に制限を設ける必要があります。この時間制限のためには、マルチ・ジョブのモニタなどでは、ハードウェアによるタイマを用いる方法があります。 市販のパソコンなどの通信用のソフトなどでも、ハードウェアのタイマによる時間管理が一般的です。 しかし、普通はそれほどの時間管理が要求されているわけでなく、

〈図6-15〉ステータスのチェックによる入出力処理






〈リスト6-3〉無限ループを避けた送受信のサブルーチン

```
所定の時間 入出力がなければ、その旨をセットし、
                                  Z80 ASM exsample
                                : Z8Ø6Ø5
                                                            次に進む入出カルーチンの例
0021
                                sioc
                                        equ Ø21H
0101201
                               siod
                                        egu Ø2ØH
                                                       ここに示した回数分, 送受信の
チェックを行い, 成功しなけれ
ば次に進む
ØBB8
                                        equ Ø3ØØØ -
                                        . 780
gggg.
        11 ØBB8
                               datati:
                                        ld de, lpcnt;繰り返しの回数をセットする
gggg3'
        DB 21
                               Iptd:
                                        in a,(sioc); ステータスのチェック
0005
        CB 47
                                        bit Ø,a
                                                      送信可であればこのループを抜
け,送信作業に移る
0007'
        20 06
                                        ir nz,td
gggg'
        1 B
                                        dec de
ØØØA'
        7A
                                        ld a,d
ØØØB'
                                               DEレジスタを-1して,ゼロになるかのチェックを行う
        R3
                                        or e
MMMC.
        C8
                                        ret z
        18 F4
ØØØD'
                                        jr lptd;ゼロならば所定の回数になったから不成功としてそのままもどる
agar '
        79
                               td:
0010'
                                                     ZフラグがOFFになってこの場所へくる。送信データを
        D3 2Ø
                                        out (siod),a
                                                      データ・ポートへ出力して、メイン・ルーチンへもどる
0012'
        C9
                                        ret
ØØ13'
        11 ØBB8
                               datarl: Id de, Ipont
0016
        DB 21-
                               Iprd:
                                        in a, (sioc)
ØØ18'
                    受信データがないとき,
        CB 4F
                                        bit 1,a
                    ZフラグがON
ØØ1A'
        20 06
                                        jr nz, rd
                                                    16ビットのペア・レジスタのゼロのチェックは、ペア・レジスタの一方をAレジスタに
転送し、Aレジスタと残りのレジスタの論
ØØ1C'
        18
                                        dec de
                    所定の回数繰り返した
ØØ1D'
        7A
                                        ld a,d
                    ときにZフラグがON
ØØ1E'
        83
                                                     理和を調べる。
                                        or e
ØØ1F'
        C8
                                                     結果がゼロならば、ペア・レジスタはゼロ
                    不成功のときにZフラ
                                        ret z
0020'
        18 F4
                    グONでもどる
                                                    てある
                                        jr lprd
ØØ22'
        DB 2Ø
                                        in a.(siod) Aレジスタにデータを得て
ZフラグOFFでもどる
                               rd:
0024'
        C9
                                        ret
                                        end
```

〈図6-16〉ステータス・チェックによる入出力処理 フローチャート



ループの回数を管理して制限することで目的を達成できます.

その具体的なプログラムをリスト 6-3に示します。ループ・カウンタにセットする値を変えることで、待ち時間を制御することができます。この場合の待ち時間の計算方法は、図 6-17に示すようになります。この方法では、CPUの処理速度(システム・クロック)が変わったときには、待ち時間が変わることに留意しておいてください。

動待どおりの動作ができなかったときそれを表示する必要がある。

サブルーチンに渡されたそれぞれ の処理の結果が正しく行われたか。

なんらかのトラブルが生じたかを元のプログラムに知らせる必要があります。データが送信できたのか、受信できたのか、または相手からの応答がなくタイムアウトでもどってきたのか、識別できる方法を考えなければなりません。

この識別を行うものとしてフラグの利用を考えます。 このフラグとしてZ80のフラグ・レジスタのそれぞれ のフラグ・ビットを利用するか、ほかのレジスタ、ま たはメモリ中のデータを利用することもできます。

ZフラグのON/OFFによる識別がわかりやすく,よく使われています。リスト6-3の例では,入出力いずれのステータスも,それぞれのビットがONのとき送

〈図6-17〉処理時間の計算


lptd: in a, (SIOC)	11	11
bit O, a	8	8
jr nz. td	7	7
dec de	6	6
ld a, d	4	4
or e	4	4
ret z	5	11
jr lptd	12	
合 計	57ステ	

 $= 57 \times (1/4 \text{ N})$ = $57 \times 250 \text{ ns}$

 $= 14250 \, \text{ns} = 14.25 \, \mu \text{s}$

全体の処理時間=処理時間×繰り返しの回数

〈図6-18〉無限ループに陥らない入出力処理のフローチャート



受信が可能となり、入出力操作が行われます。しかし相手側が準備できていないなどの理由で不調なときは、ステータス・ビットがOFFとなっており、ビットのOFFを示すZフラグがONとなっています。

そのうえ、繰り返し回数の限界を示す設定値のカウント・ダウンが終了すると、カウント値がゼロとなりZフラグがONとなります。

したがって、リスト6-3の例では、この入出力のサブルーチンを終えてきたとき、ZフラグがONであれば入出力が不成功であり、ZフラグがOFFであれば入出力操作が正常に終了したことが示されます(図6-18)、

カウンタ/タイマの使い方



8253とZ80 CTCのカウンタ/タイマ機能の,基本的な 使い方は同じです。ボーレート・ジェネレータを例に プログラミングを説明します。

ダウン・カウンタ:カウンタに設定された値を入力クロックごとに一1し、口になった時点で出力の 反転、割り込みの発生などで外部に知らせることができるカウンタ

PIT: Programmable Interval Timer. インテル社のタイマ用のデバイス, 8253.

CTC: Counter Timer Circuit. Z80ファミリのタイマ用のデバイス.

プリスケーラ:高い周波数のクロックを許容範囲にするための分周器. CTCの場合,システム・クロックを分周する.

トリガ:引金. カウンタの動作開始のきっかけを与えるもの. 外部のパルス, コマンドなどが トリガ となる.

コマンド・ポート:コマンドの入力のためのデバイスに用意された入力ポート。

カウンタ・ラッチ:16ビットのカウンタなどのように複数回の読み込みが必要な場合,カウンタの値

を正しく読み出すためラッチ・レジスタに移してから読み出す.

各マイクロコンピュータ・ファミリには、それぞれカウンタ/タイマ用のLSIが用意されています。このことは、マイコンのシステムにおいてもカウンタやタイマが基本的に必要な機能で、各応用でよく利用されるからです。Z80の応用システムでは、インテル社の8253とザイログ社のZ80 CTCがよく使用されます。

今回は、具体的なプログラムの例として最初に、8253でシリアル通信に必要なボーレート・ジェネレータについて考えてみます。その後、Z80 CTCの仕様について説明します。

● プログラマブルな周辺デバイスは使用する前に仕様を決める初期設定が必要

ここまでに説明した8255Aや8251Aもそうですが、 プログラマブルな周辺用のデバイス(LSI)は、その初 期設定によって多様な利用方法が選定できるようにな っています。そのため、ハードウェアを変更すること なくシステムに多様な機能を盛り込むことができます。

この周辺用のデバイスは、CPUの動作と独立に、 指定された処理を行う機能をもっています。そのため CPUは、デバイスに対して、処理コマンドやデータ などを設定して、デバイスの処理が終わるのを待つだ けですみます。このことは、CPUおよびソフトウェ アの負荷を少なくすることにもなります。 そのうえ、初期設定によってデバイスを目的に応じて変身させることができるので、自由度が高い柔軟なシステムを構築できます。

カウンタ/タイマによるボーレート・ジェネレー タはプログラムだけで通信の速度を変えられる

シリアル通信の処理では、その通信速度を規定する 送受信データのタイミングをとるために、伝送系のクロックの速度が厳密に決められています。一般的には 表7-1に示すような速度となっています。そして、これら通信処理用のデバイスでは、その速度に応じた送 受信用のクロックを必要とします。

今回ここでは、その通信用のデバイスに供給するク

〈表7-1〉一般的なシリアル通信の伝送速度

伝送速度* (bit/sec)	16倍クロック** (Hz)
110	1760
300	4800
600	9600
1200	19200
2400	38400
4800	76800
9600	153600
19200	307200

* シリアル通信の伝送速度 1秒間に送信されるビット数を単位として表すの が一般的(bit/sec)

** 非同期通信用のLSI は多くの場合、伝送速度の16 倍の周波数のクロックで タイミングをとる ロックを, カウンタ/タイマ用のデバイスを用いて実現することにします.


このカウンタ/タイマは、図7-1に示す仕様のうち、基準となるクロックを所定の回数分周する機能を用いて、必要とする周波数のクロックを得ています。

この入力は、不定期に発生するパルス信号を検出することもできます。この入力パルスを計数することで、カウンタとしての機能を実現することもできます。これらの実現される機能は、すべて初期設定時のパラメータの値によって決まるのが普通です。具体的な回路を図7-2に示します。


- 8253の仕様は専用のコマンドポートに仕様を示すコマンド
 - ワードを書き込む

このカウンタ/タイマを使用する 前には、必ずコマンド・ポートに使 用するチャネルの使用条件を決めるためのパラメータ を書き込みます。

〈図7-1〉プログラマブルなカウンタ/タイマ(8253)の概念図




〈図7-2〉8253の使用例



このコマンド・ワードの仕様を表7-2に示します。こ のカウンタ/タイマは、この表中MODEのところに示 すような六つの使用方法があります。 今回はその中で、 モード3のパルス・ジェネレータの機能を用います。

〈図7-3〉8253の初期設定法



初期設定終了

その場合、コマンド設定の手順は、図7-3に示すよう な簡単なものとなります。

コマンドを設定し必要とするカウント値を書き込む と, 出力端子から所定の周波数のクロックが出力され

> 続けます。クロックの周波数の変更 は再度カウント・データを設定しな おすことでできます。そのため、こ のカウント・データの変更をソフト で実現することにより、通信速度を 変更することが可能となります。

> カウント・データの再セットの場 合でも,カウント・データのセット の前にはコマンドの必要なことを忘 れないでください.

● パラメータ、ポート・アドレ スを定数として与える初期設 定プログラム

このカウンタ/タイマの初期設定 プログラムをそのまま記述すると,

〈表7-2〉8253のコントロール・ワード

を開始する.

■コントロール・ワード

出力する

D ₇	D ₆	D ₅	D ₄	Dз	D_2	D_1	D_0
SC ₁	SC ₀	RL ₁	RLo	M 2	M 1	Mo	BCD
(MSB)	1		-				(LSB)

▶各カウンタの動作モードを設定するために、コントロール・ワ ード・レジスタを選択し、コントロール・ワードを書き込み、 モード設定した後、カウント・レジスタにカウントを送る必要がある

●SC(セレクト・カウンタ)

SC ₁	SC ₀	意味
0	0	カウンタ0選択
0	1	カウンタ1選択
1	0	カウンタ2選択
1	1	無効

▶SC1, SCoにより選ばれるカウンタのみが動作設定される

● RL(リード/ロード)

RL ₁	RLo	意味	
0	0	カウンタ・ラッチ・オペレーション	
0	1	下位8ビットのみの読み出し/書き込み	
1	0	上位8ビットのみの読み出し/書き込み	
1	1	下位、上位で16ビット・レジスタ全体の記書き込み	売み出し/

- ▶RL1, RL2によりカウント・レジスタとのデータのやりとりの仕 様が指定される
- ▶カウンタ・ラッチ・オペレーションは、カウント動作をみだすこ となくカウンタを読み取る
- ▶下位または、上位の8ビットのみのレジスタの読み書きの場合、 ほかの8ビットは0とみなされる
- ▶16ビット・レジスタ全体の読み書きの場合は、必ず下位、上位 の順番で8ビットずつ処理する

● MODE(モード設定)

M ₂	M ₁	Mo	モード名	内容
0	0	0	モード 0	カウント完了割り込み
0	0	1	モード1	プログラマブル・ワンショット
×	1	0	モード2	繰り返し波形を発生
×	1	1	モード3	方形波の繰り返し発生
1	0	0	モード4	ソフトウェア・トリガ・ストローブ
1	0	1	モード5	ハードウェア・トリガ・ストローブ

×=無効果(いずれでもよい)

▶ M₂, M₁, M₀によりカウンタの動作モードが設定される

· RCD

BCD	意	味
0	16ビット・バイ	ナリ・カウンタ
1	BCD(4桁)カウ	ンタ

BCD="0":16ビット・バイナリ・カウンタ

(OOOOH~FFFFH)

BCD="1": BCDカウンタ (0000D~9999D)

BCDにより、16ビット・バイナリ・カウンタとして動作するか、 BCDカウンタとして動作するかが設定される

このコントロール・ワードは、 $A_1=1$, $A_0=1$ で選択されるコントロール・ワード・レジスタに書き込み、各チャネルの動作モ ードの設定を行う

各チャネルのデータのリード/ライトは、A1、Aoで選択されるチャネルのレジスタに対して行う

リスト7-1のようになります。


ここでは、前もってモード設定のパラメータを、定数の各ビットとして合成しておかなければなりません。 リスト中ではB6Hとなっています。これは表7-2の各ビットの役割を決めて16進表現としたものです。 その処理をアセンブラに任せることもできます。その場合のリストをリスト7-2として示します。

このプログラムでは、入力クロックであるシステ

ム・クロックから、所定のクロックへ分周するための。 分周比の計算などもアセンブラが行っています。

アセンブラでは、オペランド、定数の定義などを行う場合に、式を指定することができます。この機能が利用できると、システム・クロックの周波数、分周比などいくつかの要素から計算される値を使用する場合に便利です。さらに、システムに変更があった場合に個々の値の定義を変更するだけですみます。そのたび

〈リスト7-1〉8253の初期化時での信号の流れ



〈リスト7-2〉8253のボーレート・ジェネレータとしての初期化



に、電卓で計算する必要がありません。そのために、 計算ミス、変更漏れなどによるエラーを避けることが できます。

みかけ上、ソース・リストは大きくなっています。 しかしこれらの処理は、アセンプラがソース・プログラムをアセンブルするときの処理のためのもので、実行時のプログラムに対してはなんら影響を与えていません。おおいに利用すべきです。

 定数の定義,算術演算子,論理演算子などを 利用することでコーディングの効率をあげられる(図7-4)

複数の定数の関係がプログラムのコーディング時に 決まっていて,それらが演算によって得られる場合, 前記のリスト7-2のようにアセンブラに演算させます。

このアセンブラに処理させる演算は、アセンブル時にアセンブラが定数、ラベルのアドレスなどを計算するために行うもので、機械のコードとしてアセンブルされたものには結果の値しかありません。そのため、プログラムで計算するのと異なって、実行時に計算に

時間がかかるようなことはありません。

このようにプログラムによる設定だけで、カウンタ/タイマは多様な仕様をもつことができます。


Z80 CTC


Z80 CTCは、Z80ファミリのカウンタ/タイマ用の 専用デバイスです。28ピンのDIPパッケージにおさめ られています。

このデバイスは,次のような特徴をもっています.

- ▶ Z80の各モードに対応した割り込み処理機能をもっている
- ▶Z80のデイジィ・チェーンによる割り込み優先順位 処理の機能を内蔵している
- ▶外部からのクロックまたはトリガ入力端子をもって いる。
- ▶システム・クロックをクロック源とすることができる。その場合プリスケーラによって1/16または1/256に分周される
- ▶タイマ・モード,カウンタ・モードの二つのモードを

〈図7-4〉アセンブラが行う演算処理






演算の優先順位

- ▶左から順番に行うが,()が付いているものが最優先で,加減算に先立って乗除算を行う
- オペランドとして使用する場合,()が付くとアセンブラが間接アドレッシングと誤認する場合があるので注意

(リスト7-2参照)

〈図7-5〉 Z80 CTCの端子 配置と内部ブロック図



もっている。これらのモードおよび動作状態はプログ ラマブルに設定できる。

● ピン配置および内部ブロック

ピン配置図およびブロック図を図7-5,図7-6に示します。各ピンの働きについて,次に説明します。

 $D_0 \sim D_7$: データ・バスで, CPUのデータ・バスに接続し、各チャネルへのコマンド,カウンタ,タイマの設定値の書き込みに利用される。各チャネルのカウント値を読み出すこともできる。

CS₀, CS₁: 内部の4チャネルの各タイマ,カウンタ・レジスタの選択を行う。

CLK/TRG:外部からのクロックなどの入力端子.

ZC/TO: カウント・レジスタがカウント・ダウンの結果 0 となると、この端子が"H"となる。CLK/TRGからの入力クロックを分周した結果が得られる。


外部ピン数の制限からチャネル 3 については, この ZC/TOの端子をもっていません. そのため, チャネ ル3は外部出力を必要としないアプリケーションに使 用します。

● Z80 CTCの動作モード


CTCは図7-7に示すように、カウンタ・モード/タイマ・モードの二つのモードをもっています。

これらのモードの設定は、各チャネルごとにチャネ

〈図7-6〉 Z80 CTCブロック図



〈図7-7〉 Z80 CTCの動作モード



カウンタ・モード


チャネルの制御語の D₆=1 で選択

外部クロック(CLK/TRG)入力のエッジの数を計算する。 各トリガ・パルスの入力後,次の ϕ (システム・クロック)の 立ち上がりに同期して、ダウン・カウンタの内容を-1する。 ダウン・カウンタには、前もって時間定数の値($1\sim256$)が 初期設定されている。

ダウン・カウンタがゼロに達すると、チャネル3を除く、 0,1,2のどのチャネルにおいても、対応するゼロ・カウント(ZC/TO) 出力端子から、アクティブ"H"のパルスが出力される

チャネル制御語のD7がセットされていると,続いて,割り 込み要求シーケンスが発生する。

また,並行して時間定数レジスタから時間定数が自動的 に再ロードされ,カウント動作は続行する。



タイマ・モード

チャネルの制御語の D6=0 で選択

プリスケーラは、システム・クロックを16または256で分周する(チャネル制御語Deでプログラムする)

周する(チャネル制御語 D_5 でプログラムする). プリスケーラの出力,ダウン・カウンタを-1するための クロックとする。

ダウン・カウンタには、前もって時間定数の値(1~256)が 初期設定されている。

ダウン・カウンタがゼロとなるごとに、時間定数が再ロードされる.

ゼロ・カウンタ時には、チャネルのタイム・アウト(ZC/TO) 出力もパルス出力し、次式で与えられる正確な周期の一様な パルス列を発生する。

 $t_c \cdot P \cdot T_c$ $\begin{cases} t_c : > \lambda T_c \cdot P \cdot T_c \end{cases}$ $\begin{cases} t_c : > \lambda T_c \cdot P \cdot T_c \end{cases}$ $P : \mathcal{I} \cup \mathcal{$

チャネル制御語の D_3 で、タイマ動作が自動的に起動される $(D_3=0)$ か、対応するチャネルのCLK/TRG入力のトリガ・エッジで起動される $(D_3=1)$ かを選択する。

ダウン・カウンタ内のゼロ・カウントの条件成立により、 対応するタイム・アウト端子にパルスを出力する(チャネル 3を除く)。

チャネル制御語のD7がセットされていると、この条件は、 割り込み要求シーケンスを起動するために使用される。 ル制御語を設定することで行います。 Z80 CTCは各チャネルごとに必要とする制御語およびカウント値を設定し、8253のような制御語専用のポートはもっていません(図7-8).

 CS_0 , CS_1 で選択される,四つのチャネルを独立に動作させることができます.

割り込みベクトルについてだけは、チャネル0に $D_7 \sim D_3$ までの値と $D_0 = 0$ として書き込むことで、 D_2 、 D_1 は各チャネルに対応した値がCTCによって自動的に割りふられ設定されます。

Z80 CTCの動作の制御

一般的なCTCの動作は、図7-9に示すようなフローチャートに従って制御できます。

- (1) チャネル制御語
- (2) 時間定数のロード


この二つの処理が行われるまでは、CTCの各チャネルは動作を開始しません。

カウンタやタイマは割り込み処理の割り込み源として利用されます。その場合,チャネル制御語の D_7 を1とします。この D_7 を1に設定したチャネルのカウント・レジスタが0になったときにのみ,割り込みが発生します。


チャネル3は、ZC/TOの出力端子をもっていませんが、割り込み処理の機能はもっています。

CTCの具体的なプログラム例は、次章の割り込み処理の説明のなかで示します。

〈図7-8〉 Z80 CTCのプログラ ミング



〈図7-9〉 Z80 CTCの動作制御



割り込みのプログラミング



割り込み処理とはどういうことかという説明から始まり、ハードウェアとの連携、プログラミングの実例について説明します。

Keyword

割り込みベクトル:割り込み時に、割り込みデバイスより出力されるデータ。割り込み処理ルーチンの配置されているアドレスを示すテーブルの位置を示す。

1 レジスタ: Z80では、割り込みベクトルとこのレジスタの値で、割り込み処理ルーチンの入口のアドレスのテーブルが示される。

優先順位:複数の割り込み要求源があるとき、割り込み受け付けに優先順位が設定できる。 割り込みマスク:ソフトで割り込みの受け付け、出力を禁止するためのデータまたは処理。

RST : Z80,8080Aでのコール命令。命令コードが1バイトのため8080Aの割り込み時には、これらの命令を用いる。

RETI命令: Z80の割り込み処理の終了を示す命令。割り込みデバイスが監視している。

デイジィ・チェーン:複数のデバイスをいもづる式に接続すること。割り込み優先順位を決める。

この章では、割り込み処理の基本的な事項について 説明します。割り込み処理は、リアル・タイム処理が 必要なオンライン制御を行うシステムでは、不可欠な 技術です。

従来、割り込み処理については、アセンブラでプログラムの記述を行うのが普通でした。しかし、米国ボーランド・インターナショナル社の高級言語のターボ・パスカルを用いれば、アセンブラのシステムを使うことなく、割り込み処理のプログラムが作れます。その具体的な例も示します。

● 割り込み処理とは

コンピュータの処理でとくに高速な応答が要求されたり、ランダムに発生する複数の事象の処理を行う場合に、この割り込み処理が利用されます.

この割り込み処理は、コンピュータの処理の中でわかりにくい代表のようにいわれています。しかし、"割り込み処理"自体は、我々の日常の生活の中でも、しばしば見かけることです。例えば本を読んでいるときに、電話のベルが鳴りだします。このときの行動にはいくつかのパターンがあります。

▶本を読み続け、電話のベルを無視します。無視しないでも、本を読み終わってから、電話を取ってみます。

たいていは手おくれで、電話が何回あったかすらわか りません。

これが、割り込み処理のできないコンピュータ・システムの話です。しかし、それぞれの仕事に専念するのであれば、これで十分な機能を発揮します。

- ▶本を読むのを中断して、電話を受けその用件を済ましてから、再び本を読み始めます。何のこともない、常日頃目にすることです。これをコンピュータに行わせるのが、割り込み技術です。しかし、これだけのことでも結構多くのことを、人間は処理しています。
 - (1) 本を読むという仕事をしながら、電話が鳴ったということを知ることができる。
 - (2) 電話に出る前に、今まで読んでいた本を再び読み始められるようになんらかの印を残す。たぶん何かをはさんでおくことでしょう。
 - (3) 電話に出て相手の要望に応じた適切な処理をします。誰かに伝言するだけの場合,そのために大騒ぎする場合もあります。また,間違い電話のときもあります。これらをすべて行っています。
 - (4) そして、再び何事もなかったように同じページ を開き読み始めます。

これと同じことを、コンピュータのシステムが行えば、割り込み処理が実現されているといえます。

■ 具体的に割り込み処理をコンピュータ・システム上で実現するには


Z80のシステムでのこの割り込み処理は、図8-1に示すような流れで行われます。

図8-2に示してあるのは、複数のI/Oデバイスから割り込み要求が発生する場合の、割り込み要求のための信号線の接続方法です。以下、これら割り込み処理の具体的な実現法について説明します。

▶割り込みの検出

この処理の具体的な実現のために、各コンピュータ・システムはそれぞれに工夫がこらされています。 まず、なんらかのプログラムの実行中であっても、外部からの処理の要求を検知するための入力信号端子をもっています。この端子が、さきほどの電話のベルの鳴っているのを検出する機能を実現します。

〈図8-1〉割り込み処理の手順



多くのCPUでは、電源しゃ断のように、いかなる 処理にも優先する、緊急な処理のために利用されるノ ンマスカブルな割り込み処理の端子と、プログラムに よって、割り込み処理の受け付けを禁止することので きるマスカブルな割り込み処理の端子の、二つの外部 割り込み端子をもつのが一般的です。

マスク(禁止)可能な割り込み端子は、ディスクの読み込み、通信処理などのように、中断することのできないプログラムの実行中に、外部からの割り込みによって実行が続行できなくなることを防ぐことができます。


▶ プログラムの割り込みによる中断

ハードウェアが割り込みを検出して、割り込みを受け付けた後、現在実行中の処理を中断しなければ、割り込みに対応するプログラムを実行することができません。現在の単一CPUシステムでは、各瞬間ごとで

は一つの処理しか実行できません。 しかも、自分自身が何をしているか は、知ることができません。せいぜ い次に実行する命令を、しかも現在 実行中の命令の延長としてしか理解 できません。

したがって、中断されていたプログラムを再開する場合も、再開時のステータスの状態を示す、フラグ・レジスタ、再開時に実行すべき命令のあるアドレスがわかれば、再び処理をスタートさせられます。

これらのデータの保存には、スタックを利用します。またシステムによって若干の差はありますが、最小限のデータの保存が自動的に行われます。そのときの状況に応じて、ほかに、保存の必要なデータがあれば、プログラマがソフトウェアで処理し



Z80の割り込みはNMI, INTの

このようなことを考慮することで、 割り込みによってプログラムが中断 しても、割り込み処理の終わった後、 中断されていたプログラムの再開が 可能となります。

▶ 割り込み処理プログラムの起動法

割り込み要求を受け付けた後、 CPUのシステムはその割り込みに 応じた処理プログラムを起動させなければなりません。当然のことですが、これら割り込みの処理プログラ ムも、前もってプログラミングされ、 プログラム・メモリ内に書き込まれています。したがって、このルーチンへの制御の移し方を決めればよい ことになります。

これを行うには、Z80のシステムでは次のような三つの方法が用意されています。それらは、ハードウェアおよび使用するソフトウェアの状況に応じ、最適なモードを選択することができます。

(1) CALL命令によってジャンプ(モード 0) (図8-3, 図8-4).

このモード 0 は、インテル社の 8080A/85などのシステムと同一の 割り込みモードです。そのため、イ ンテル社の周辺デバイス、割り込み コントローラを使用する場合は、こ のモードを選択します。


(2) 割り込み処理のプログラムのス

タート・アドレスが前もって決まっている。そのアドレスからスタートするように、処理のプログラムをコーディングすればよい(モード1)(図8-5)。


このモード1の場合は、モード0のように割り込みを要求したデバイスから、コール命令を送出する必要はありません。割り込みの要求があったならば、次はつねにRST38の命令を実行することになっています。

したがって、インテル社の周辺用のデバイスを使用 しても、特別な割り込み制御用のデバイスを使用する ことなく、割り込み制御を実現できます。どのデバイ スからの割り込みであるかの確認は、割り込み処理プ ログラムの最初に行い、それぞれ要求に応じた処理が 実行されます。

(3) 割り込みベクトルにより、それぞれの要求に応じた処理プログラムに制御が移される(モード2).



〈図8-4〉モード 0 ではCALL命令を受け取る




このモード2では、割り込み処理ルーチンの入口を示すためのアドレス・テーブルが用意されます。このテーブルに、各割り込み処理ルーチンの入口のアドレスを内容とした、2バイトの連続したデータが配置されます。

そして、この割り込みアドレス・テーブル中の必要とするデータを特定(取り出す)するには、上位バイトとしてIレジスタの内容を、下位パイトとして割り込みを要求したI/Oデバイスからの割り込みベクトルを使用します。


この特定されたアドレスのメモリには、割り込みを要求したI/Oデバイスの処理ルーチンのスタート・アドレスが入っています。

モード2の場合は、割り込みを要求するデバイスに Z80のファミリを使用すると、ハードウェアに特別な 素子を使用しなくても、割り込み要求に応じた処理プ

〈図8-5〉モード1の割り込み



〈図8-6〉モード2の割り込み



ログラムに直接制御を移すことができます。これにより、プログラムによって割り込みを要求しているデバイスをチェックする必要がなくなり、割り込み処理ルーチンの処理速度を上げることができます(図8-6)。

割り込み処理の具体的な例

割り込み処理によってオペレーションを行う場合は, 具体的に次のような手順になります.

- (1) 使用する周辺素子,割り込み処理の内容によって、使用する割り込み処理のモードの検討を行う。 0 ~3 FHまでの間に割り込み処理のスタート・アドレスが設定できるなら、モード 0 からモード 2 までいずれも使用できる。
- (2) 使用するモードに応じて、割り 込みコントローラおよび周辺素子 の選択を行う、パーソナル・コン ピュータなど、すでに完成してい るシステムを使用する場合は、そ のシステムの中で使用できるモー ドを検討する。
- (3) 使用する割り込みモードが決まったら。次の事項について検討を加える。

割り込みルーチンへのジャンプ 命令を所定のメモリヘセットする.


- ▶モード 0 では、0~38 Hまで のそれぞれのRST命令のジャ ンプ先。
- ▶モード1では、38H一つが割り込み処理ルーチンの入り口となる。
- ▶モード2では、CPUのIレジスタと周辺装置が割り込み要求時に出力する割り込みベクタから合成されるアドレスが、割り込み処理ルーチンの入口を示すアドレスの入っているテーブルを示す(図8-6参照)。
- (4) 具体的な割り込み処理ルーチンのコーディングを行う。このとき割り込み処理ルーチンの中で使用するレジスタは、スタックへ保存する必要がある。
- 割り込み処理のプログラムは まず、現在実行中の状態を保 存しなければならない

割り込み処理は、現在実行中のプログラムを中断して、全然関係ないプログラムを動かし、その後、中断していたプログラムを再開します。再開時には、中断時のCPUの状態を完全に回復する必要があります。

そのための命令が、Z80には用意されています。しかも、いくつかの方法が選択できます。

もどり番地(PCの値)は、Z80 CPUが割り込みを受け付けたときに、自動的に退避されます。その後の処

〈図8-7〉割り込み処理でのレジスタ、データの保存(1)



理に、次に示す二つの処理方法があります。

- (1) そのほかのレジスタは、割り込み処理ルーチンの先頭で退避する。 PUSH命令によって、割り込み処理で使用するレジスタをスタックに退避する。割り込み処理中に使用せず、変化しないレジスタは退避する必要はない。
- (2) 退避のために、CPUの内部の補助レジスタとの交換命令も用意されている。CPU内部の処理だけなので、外部のメモリとのデータの交換のための時間の必要がなく、高速な処理ができる。

図8-7と図8-8にそれぞれの動作を 示します. プログラムの仕様によって, 最適なものを 選択するようにします.

● レジスタの内容の保存は、サブルーチンの処理でも必要となる

レジスタの内容の保存は、割り込み処理ルーチンだけの問題ではなく、通常のサブルーチンの呼び出しで も必要となります。

この場合、図8-9に示すように、サブルーチンの内部で保存する場合と、サブルーチンを呼び出すほうで保存する場合があります。プログラムのコーディングのしやすさからいえば、サブルーチン側で保存するほうが、レジスタの保存を考慮せずにプログラミングできます。

プログラム全体の処理速度に厳しい要求がある場合 などは、サブルーチンを呼び出す側で必要なものにつ

〈図8-8〉割り込み処理でのレジスタ、データの保存(2)


朝助レジス	スタを使用す	る方法	スタック	クに保る	存する方法
		ート数			ステート数
EX	AF, AF'	4 .	PUSH	I AF	11
EXX		4	PUSH	I BC	11
			PUSH	DE	11
			PUSH	HL	11
EXX		4	POP	HL	10
EX	AF, AF'	4	POP	DE	10
			POP	BC	10
			POP	AF	10
	合計16ス	テート		合計	84ステー

BXは1回の割り込み処理であれば正常に機能する。しかし、多 重の割り込み処理の場合、以前に保存したデータが保証されない状態がおこる。

多重割り込みとは、割り込み処理中にも、より優先度の高い割り込み要求を受け付け処理すること(図8-10参照)

〈図8-9〉サブルーチンでのレジスタ保存は自由度が大きい

- サブルーチン側で使用するレジスタを保存する。
- コールする側でレジスタの保存を考慮しなくてよい。
- コールする側でレジスタの保存を行う、 不要な保存作業が省略できる、処理速度が問題になるとき、改善が図られる。




いてのみ保存することで、効率をあげることができます。


割り込み処理で補助レジスタにデータを保存している場合は、サブルーチンでは補助レジスタを使用できません。サブルーチン実行中に割り込み処理の要求があった場合、レジスタの内容が保証されなくなります。そのサブルーチンの実行中に割り込みを禁止する方法もありますが、一般的ではありません(図8-10)。

モード1の割り込みと8251Aを用いた ターミナル・モードのプログラム

具体的な割り込み処理のプログラムの例として、シングル・ボード・コンピュータなどのI/O装置となる、コンソール・ターミナルのためのプログラムを作成します。装置としては8251Aを使用したRS-232Cのインターフェースをもっていて、RxRDYによって割り込



〈図8-12〉受信データをバッファに入れるときの処理の説明




みがかけられるパーソナル・コンピュータで、Turbo Pascal(Z80用)が動くものなら、8251Aの入出力アドレスを合わせるだけで移植することができます。

従来は、割り込み処理のあるプログラムはアセンブラで記述するのが一般的でしたし、実行スピードも最も高速なむだのないプログラムとなります。しかし、開発と後のメインテナンスのコストを考慮した場合、実行スピードの効率追求のみが真の効率追求とはならなくなっています。

今回使用したTurbo Pascalは、2万円以下で入手可能でありながら、従来からよく使われているPascal MT+に匹敵する機能をもち、なおインタープリタと同様な使用勝手が得られる高速なコンパイラです。

このTurbo Pascalについては、詳しい説明書も市販されていますので、今回具体的なプログラミングの例を示すにとどめておきます。



割り込みに関する初期設定は、パスカルの命令で記述できない部分があります。これについては、Inline命令が用意されているので、パスカルの記述の中に直接機械語のコードを16進表示でセットすることにします。

● 割り込みの記述

パスカルで割り込み処理を記述するためには,次のような処理が必要です。

まず、パスカルで記述された割り込み処理ルーチンのアドレスを取り出します。割り込みジャンプ・テーブルに、割り込み処理ルーチンの入口のアドレスをセットします(モード 2)。または、割り込み時に使用されるRST命令で呼びだされるエリアに、割り込み処理ルーチンの入口のアドレスをセットします(モード 0、1)。モード 0、1 の場合の具体例を図8-11に示します。

absolute 命令を用いて、変数の絶対アドレスを所定のジャンプ命令をセットする場所に指定します。この変数にADR関数によって得られた割り込み手続きのアドレスをセットすることで、上記の目的は達成できます。

アドレス・テーブルは2バイトですから、整数変数だけですみます。ジャンプ命令の埋め込みは、オペコードのC3Hには、BYTE変数を用い、アドレスはintegerの整数変数を用います。

割り込み処理の手続きの中では、標準のI/O手続き、 関数は利用できませんので、Inline 命令で機械語のコードを直接埋め込んであります。 具体的なプログラム・リストをリスト8-1に示しておきます。

なおバッファリングの動作のようすを図8-12に示します。

〈リスト8-1〉 シリアル・インターフェースの 割り込み例

Z80ファミリの 割り込み処理

Z80は、割り込み処理についても 高度な機能を実現できるようになっ ています。とくにZ80のファミリは、 周辺用のデバイスにそれぞれ割り込 み処理用の機能が用意されています。 そのため、ほかのマイクロコンピュ ータ・ファミリのように、特別な割 り込み処理用のデバイスを用いなく ても、割り込み処理が行えます。

また、割り込みのモード1においては、各デバイスからの割り込み要求をCPUに出すことができれば、特別なハードウェアを付加することなく割り込み処理が行えます。

したがって、ほかのファミリの素子を用いたシステムでの割り込み処理であっても実現しやすくなっています.

ここでは、これらの具体的な例として、Z80 CTCを用いた割り込み処理の例を説明します。

Z80 CTCを使用して タイマを作成する

所定の時間ごとにZ80 CTCのタイマより割り込みをかけ、各種のシステムの時間計数の基準とすることができます。このタイマは、図8-13のような構成となります。

Z80 CTCはモード2の割り込みを処理できる機能をもっていますが、比較のため最初にZ80の割り込みモード1を使用します。後でモード2の説明を行います。

Z80のモード1の割り込みは、 Z80のファミリ以外の入出力デバイスを用いて割り込み処理を行うときに、大きな効果を発揮します。同じタイマICの8253を利用する場合の考慮点も合わせて説明します。


```
(* Test program I/O driver *)
     (* 1983/03/26 V/00 *)
(* 1984/05/20 turbo Pascal PSTB010.PAS *)
(* 1985/02/02 interrupt prrocess add *)
  5:
  7: Program Driver test;
                                                   { programname statement }
  9:
                     max buf = 255;
                                                バッファのサイズを決める
 10:
                     porta = $15;
portd = $14;
                                               { command port of 8251 } { data port of 8251 }
            indata : byte:
 15:
            indata: byte;
rbuf : array[0..max buf] of byte;
rspnt,rrpnt : integer;
intc3 : byte absolute $0038; 割り込みルーチンへのジャンプ命令
inttable : integer absolute $0039; )変数を指定する
 18:
 20: procedure int<sup>7</sup>;
RST7または割り込みモード1に対する処理ルーチン
      intflg : byte;
 23:
 25: begin
 26:
         inline (
                       $45/
                                               ( push af )
                                                 push hl )
push de )
                                                                  フラグ,レジスタの保存.
機械語が直接パスカルの
命令の中で記述できる
                       $d5/
 28:
                       $05/
                                                 push bc )
push ix )
push iY )
  30:
 31:
                       $DD/$E5);
         inline (
                                               (in A. porta ) コマンド・ポートを読み、(ld (inflag),A)変数intflgへセットする
         #32/intflg);
if (intflg and 02) > 0 then
begin
 34:
  35:
  36:
                                                                   ( in a,portd )データ・ボートを読み。
( ld (indata),a )Indataセットする
  37:
                           inline ( $db/portd/
                           inine (*do/porto' (in a,portd )) ーナートードを終め

*32/indata); (1d (indata), a lindataセットす:

rbuf[ rrpnt ] := indata:議み込みデータをパッファに書く

rrpnt := rrpnt +!; 受信パッファの受信データのポインタを進める

if rrpnt>max_buf then rrpnt !=0;
  39:
 40:
                         end; 受信バッファの最後を越えた場合,バッファの先頭へポインタを
 43:
         inline (
                       $DD/$E1/
                        $fd/$e1/
  45:
 46:
                        $c1/
                        $d1/
                                        フラグ、レジスタをもとに関してメイン・ルーチンへ戻る
  48:
                        $e1/
 49:
                        441/
 50:
                        $FB/
 51:
                        $ed/$4d):
      end;
 54:
 56:
      Procedure Siginit ( port1 : byte ); { 8251 sig initiate }
 59:
 60:
 61: Begin
                                         8251Aの初期化ルーチン
         port[porti] := 00;
port[porti] := 00;
                                      (* dummy command write *)
         port[port1] := 00;
port[port1] := $40;
port[port1] := $4E;
 64:
  65:
 66:
                                                  (* initiol mode *)
 67:
         rspnt := 0;
         rrpnt := 0;
intc3 := $C3;
         intc3 := $C3;
inttable := addr(int7); る令をセットする
  70:
         inline(
                         $ED/$56/
                                            IM 1 3割り込みモード1にセットする
EI 3割り込み可にする
 73:
  74:
                         SFB);
  75:
  760
  77: end:
 78:
  79.
 81: begin
 84:
         Sioinit(porta); ( usart init. )
 85
         port[(porta)] := $37; ( 8251 command write )送受信可とする
 87:
 88:
         Repeat 未処理の受信データがあるかどうかのチェックをする
 90:
           if report@report then
 91
                             begin
                               eqin write(chr(rbuf[rspnt])) 要信データがある場合、受信データを
write(chr(rbuf[rspnt])) :画面に書き出す、画面へ出力するデータを示す
 92:
93:
                               write( chrisputs rapput タを示す アラリス タを示す rspnt := rspnt + i then rspnt i= 0:ポインタを進める。バッファリカ rspnt >= 0:ポインタを発頭 セントする
 94:
95:
                          end:
 96:
            IF keypressed
                                 then キーボードからの入力をチェックする
 98:
              begin
                 read(kbd.outdat):
if outdat=chr(13) then write(chr(10));
 99:
100:
101:
102:
                 until (port[porta] mod 2 )=1 :
port[(portd)] := ord(outdat):
104:
               end;
        end;
UNTIL ord(outdat)=$1F;
( chr(31) is ~- jump t
106:
107:
                            - jump to CF/M monitor )
109: END.
                                   main program end *)
```




CE:アドレス・デコードの決め方

- ①アドレス・バスのうち下位8ビットAo~A7にI/Oアドレスが
- ② 内部に四つのレジスタがあるので、これを選択するのに2 ビット必要、このレジスタは四つのタイマ/カウンタに対応 それぞれの制御に利用する
- ③ そのため、チップ・セレクトのCSoをアドレスのAoに、CSiを
- Aiに接続すると連続に四つのアドレスがとれる
 ④ そして上位6ビットA2∼A7で、Z80 CTCのベースとなる1/0
 アドレスをLS30とLS04を組み合わせて000100××Bと デコードする. もちろん、LS139/138などでもデコードで
- ⑤ その結果は下表のようになり、各チャネルの制御ができる

-		CE	CS ₁	CS ₀	内部レジスタ
	10H	000100	0	0	チャネル〇
	11H	000100	0	1	チャネル1
	12H	000100	1	0	チャネル2
	13H	000100	1	1	チャネル3
1					

〈図8-14〉フラグ、ステータス・チェックによる割り込み要求の処理



に対する割り込み処理を行います。

割り込み要求のチェックを行い、 割り込み要求があればその割り込み 処理を行うので, この割り込み要求 のチェックの順番が割り込み処理の 優先順位そのものになります。これ らの関係を図8-14で示しておきます。 この方法では、どのデバイスからの 割り込みであるかを、ソフトウェア で処理する時間が必要となります。

割り込みが要求されてから、割り 込み処理が開始されるまでの時間が 問題になる場合もあります。しかし、 この時間に関する問題がなければ、 ほとんどの割り込み処理が, このモ ードで実現できます.

具体的には図8-15に示すように、 ワイヤードORで割り込み要求線に 接続されている各デバイスのステー タスを、順次調べていきます。その 中で、割り込み要求を行ったデバイ

スから順番に要求に応じた処理を行います。多重割り 込み処理を制御するコントローラを使用していない場 合は、図8-15に示すように、個々のサービスを終了し てから、次の割り込み処理を行うようにします。

多重割り込みのためには、Z80ファミリのデバイス のもつデイジィ・チェーンの割り込み優先順位の制御 を用いるか、インテル系の8259Aのような割り込み制 御素子を用います。

● モード1で複数の割り込み要求のデバイスが ある場合。割り込み処理の優先順位は ソフト ウェアで決まる


モード1の場合、どの割り込みが発生したとしても RST38のコール命令が実行されて、絶対アドレス 0038H番地からのルーチンの処理に制御が移りま す.

このルーチンの中で、まずどのデバイスからの割り 込みであるかのチェックを行います。割り込み処理を 要求するデバイスの割り込み要求フラグのチェックを 行い,割り込みを要求していたならば、そのデバイス


ソフトウェア・タイマを作成して プログラム実行の時間管理ができる

割り込みの具体的な説明として, 基本となるタイ

〈図8-15〉割り込み要求デバイスの確認(フラグのチェック) 〈図8-16〉タイマ処理のワーク・エリア



〈図8-17〉8253処理ルーチン・フローチャート




ム・ベースをZ80 CTCなどのタイマ用周辺LSIで作成 して、それぞれ処理用のソフトウェアのタイマを作成 します。

Z80 CTCのタイマからは10msごとに割り込みを発 生させて,メモリ上に作成したタイマ用のデータ域の 値をカウント・ダウンしていきます。図8-16に示すよ うな方法を用いることで、任意の時間が設定できる万 能タイマをソフトウェアで実現できます。


プログラムは次に示すような部分より構成されます。

(1) 初期化のルーチン

Z80 CTCの初期化, 各ソフトウェア・タイマのデ ータ域の初期化,割り込み処理ルーチンへの呼び出 し命令のセットなどを行う。



〈図8-18〉タイマ・スタートの処理




(2) タイマのスタートを行う

各ソフトウェア・タイマを起動させる処理を行う。 このタイマの起動は、アプリケーション・プログラ ムの任意の場所で簡単な指定で利用できるような工 夫が必要。

(3) 割り込み処理ルーチン


ハードウェアの割り込みが発生したとき。それぞ れ起動中のソフトウェア・タイマの値をカウント・ ダウンしていく。カウント・ダウンの結果、タイマ の値が0となったかどうかの確認を行い,0であれ ばカウント • ダウンを停止する処置をとる。



モード1でのプログラム例をリスト8-2に示します。 8253を使用する場合の変更点も示しておきます(図8-17~図8-19参照)。

アプリケーション・プログラムで、任意にプログラミングされた機能を利用できるようにする

タイマの起動ルーチンのようなプログラムは、その 機能を用いてより具体的なプログラムを作るための手



段となります。そのためには、これらのルーチンが、 より具体的なアプリケーション・プログラムのコーディング時に、命令と同等に利用できるような工夫が必要です。

それを具体的に実現する方法が、サブルーチン化とマクロ命令の利用です。サブルーチンの使用は、Z80のコール命令として用意されている機能ですが、マクロ命令とはアセンブラのソース・プログラムを、機械語に変換するアセンブラのシステムに用意された機能です。

それは、いくつかの基本的な命令を、プログラマ自身が定義したニモニックに置き換えてコーディングする機能です(図8-20)。

Z80のマクロ・アセンブラでは、マイクロソフト社のM80というアセンブラが標準となっています。マクロ命令については後で詳しく説明するとして、ここではサブルーチンを使用した例について考えてみます。

● サブルーチンとの間でデータを受け渡す方法

この例の場合,タイマをスタートさせるサブルーチンに汎用性をもたせるために、カウント値をサブルーチンの呼び出し時に指定できるようにします。このとき、このデータの受け渡しが必要になります。

このデータの受け渡し方法は、サブルーチン側と呼び出す側の双方で、その方法を一致させておかなければなりません。この受け渡しの方法は多くの方法が考えられますので、勘違いをしたり、仕様を決めないでプログラムのコーディングをしたために、デバッグ時に苦労することの多い部分です(図8-21)。


具体的なデータの受け渡しは、一般的に次のような 3種類の方法が利用されています(図8-22)。


(1) レジスタ経由でデータの受け渡しを行う。

データの受け渡しに使用するレジスタの種類をあらかじめ決めておき。所定のデータをそのレジスタ

```
; Z8Ø8Ø1
                              : 1986/12/07
0010
                              ctcØ
                                      equ 10h
0011
                              ctcl
                                      equ
                                          11h
                                                CTCのデバイスの各ポート・アドレスを定義しておく
0012
                              ctc2
                                      equ 12h
0013
                              ctc3
                                          13h
                                      equ
ØØ B5
      asegで絶対アドレスを指定し
                                      equ Øb5h;8253使用時は, ctc_mod = OBOH
                              ctc_mod
ØØC8
      ているので
               がない
                              timost
                                      equ 200
                                                Z80の二モニック·コードで記述してあることを示す
        呼び出されたサブルーチンが絶
対アドレスで定義されているの
                                      780
                                                   アセンブルの結果を,絶対アドレスで割り付けていくことを示す
0000
            がついていない
                                      aseg
                                      org 100h
                                                  アセンブルされた結果を、100Hのメモリ・アドレスより展開する
                                                       割り込みモードの設定.割り込みを要求する
011010
        CD Ø122
                                      call intini-
                                                       デバイスの初期化を行う
0103
        ØE 2Ø
                                      1d c, 20h
0105
        Ø6 3Ø
                                      Id b, 3ØH
        21 ØØ1E
0107
                              rp:
                                      1d h1,30
Ø10A
        CD Ø18C
                                      call stimØ
                                                   ;タイマ0をスタートする
ØIØD
        3A Ø1C4
                              Ip:
                                      Id a, (timf)
0110
        B7
                                      or a
                                                   ・;タイマ 0 がカウント終了するのを待つ
01111
        20 FA
                                      jr nz, lp
01113
        MC
                                      inc c
0114
        C5
                16ビットのデータは、メモリ上
                                      push bc
Ø115
        59
                は下位,上位の順になっている.
M80のアセンブル・リストでは,
                                      Id e.c
                                                   CP/M80のBDOSの標準出力の機能を利用して,画面に21Hから
Ø116
        ØE Ø2
                                      1d c.2
                                                   50Hまでの文字を出力する。
タイマはHLレジスタで渡される値だけの時間を計時する
        CD ØØØ5 上位,下位の順になっている
01118
                                      call 0005h
Ø118
        C1
                                      pop bc
Ø11C
        1Ø E9
                                      djnz rp
ØIIE
        F3
                                      di
                                                      所定の文字の表示が終わったら, 割り込み
Ø11F
        C3 ØØØØ
                                      jp 0000h-
                                                      禁止状態にしてCP/Mにもどる
0122
        21 Ø139
                                                    初期化のルーチン
                               intini:: ld hl, intrut
Ø125
        3E C3
                                      Id a ØC3H
                                                    :C3はJMPの命令コード
Ø127
        32 ØØ38
                                      ld (ØØ38H),a
                                                   】0038H番地へ割り込み処理ルーチンへのジャンプ命令を
Ø12A
        22 0039
                                      1d (ØØ39H), hI)セットする
                                                       モード1の割り込み時は、常に0038番地
Ø12D
        ED 56
                                      im 1 -
                                                      をコールするモードにセットする
Ø12F
        3E B5
                                      Id a . ctc_mod
                                                      CTCの初期化を行
Ø131
        D3 13
                                      out (ctc3),a
@133
        3E C8
                                      ld a, timest
@135
        D3 13
                                      out (ctc3),a
Ø137
        FB
                                                         割り込み可能な状態にする
                                      e i
@138
                                                    :コール先にもどる
        09
Ø139
               割り込み処理ルーチン intrut::ex af,af'
        08
                                                   補助レジスタにより, 各レジスタの値の保存を行う
Ø13A
        09
                                      өхх
Ø138
        3A Ø1C4
                                      ld a, (timf)
                                                  タイマの起動状態を示すフラグ·データを取り出す
Ø13E
        57
                                      ld d,a
Ø13F
        CB 42
                                                  ;タイマ0が起動中か調べる
                                      bit Ø,d
0141
        28 ØD
                                                  ;停止中であれば次を調べる
                                      jr z,nx1
                                      ld hl,(timØ);タイマOのカウント·データを取り出す
Ø143
        2A Ø1C5
                                                  ;1だけカウント・ダウンする
0146
        2B
                                      dec hl
                                      ld (timØ),hl;カウント·ダウンの結果を元にもどす
0147
        22 0105
Ø14A
        7C
                                      ld a,h
                                               カウント·ダウンの結果がゼロかどうか調べる
Ø14B
        B5
                                      or 1
Ø14C
        20 02
                                      jr nz,nx1;ゼロでなければ次のタイマ1に進む
014F
        CB 82
                                      res Ø,d
                                              ;ゼロならフラグをリセットする
0150
        CB 4A
                              nx1:
                                                ;タイマ1を調べる
                                      bit 1,d
Ø152
        28 ØD
                                      jr z,nx2
Ø154
        2A Ø1C7
                                      ld hl, (tim1)
Ø157
        2B
                                      dec hl
Ø158
        22 Ø1C7
                                      ld (tim1),hl
                                                        HLレジスタのゼロのチェックは,上位,
下位共にゼロのときだけ, "H"or"L"が
Ø15B
        7C
                                      1 d
                                         a,h
Ø15C
        85
                                      or
                                                        ゼロになることにより調べる
Ø15D
        20 02
                                      jr nz,nx2
Ø15F
        CB 8A
                                      res 1,d
                                                       16ビットのデータをメモリと受け渡しする場合, 対象がHL, IY, IX となるので, HLレジスタを用いる
0161
        CB 52
                              nx2:
                                      bit 2,d
Ø163
        28 ØD
                                      jr z,nx3
Ø165
        2A Ø1C9
                                      ld hl, (tim2)
```

```
Ø168
                                         dec hl
 Ø169
         22 Ø109
                                         ld (tim2),hl
 Ø16C
         7C
                                         ld a,h
                                                            "H"or"L"の命令がないので、いったん"H"を
 Ø16D
         B5
                                         or I
                                                            Aに移し, A or Lを調べる
         20 02
 Ø16E
                                         jr nz,nx3
 0170
         CB 92
                                         res 2,d
 Ø172
         CB 5A
                                nx3:
                                         bit 3,d
 0174
         28 ØD
                                         jr z,nx4
 Ø176
         2A ØICB
                                         ld hl, (tim3)
 Ø179
         28
                                         dec hl
                                                       タイマの数を同様なアルゴリズムで 8個まで ふやす
 Ø17A
         22 Ø1CB
                                         ld (tim3),hl
 Ø17D
         70
                                                       ことができる
                                         Id a,h
 Ø17E
         B5
                                         or I
 Ø17F
         20 02
                                         jr nz,nx4
 Ø181
         CB 9A
                                         res 3,d
                                                             Dレジスタに各タイマの状態がセットされている
ので、メモリへもどす.Aレジスタ経由でメモリ
へもどす
 Ø183
          7A
                                nx4:
                                         ld a,d -
         32 Ø1C4
 0184
                                         ld (timf),a
 Ø187
         09
                                         exx
                                                       補助レジスタに保存されていた割り込み時のレジスタの
 Ø188
         Ø.8
                                                      ∫値を回復する
                                         ex af af'
         FB
 0189
                                        e i
                                                       必ず割り込み処理からもどるときはRETIでもどる
 Ø18A
         ED 4D
                                        reti
                 各タイマの起動処理 ;
         F3
                                                      ;割り込み禁止にする
 Ø18C
                                stimØ:: di
 Ø18D
         3A Ø1C4
                                                      タイマ・フラグを取り出し、タイマの起動を示すフラグを1
                                         ld a, (timf)
 Ø19Ø
         F6 Ø1
                                                       にしてメモリへもどす
                                         or Ø1h
         32 Ø1C4
                                                       経時時間を示すカウント・データをHLレジスタより得て,
 0192
                                         ld (timf), a
                                                       タイマ0のカウント・データとしてメモリへセットする
 0195
         22 Ø1C5
                                         Id (timØ), hl
 Ø198
         FB
                                         a i
                                                            割り込み可にして元にもどる
 01199
         09
                                         ret
 Ø19A
         F3
                                stim1:: di
 Ø19B
         3A Ø1C4
                                         ld a, (timf)
                                                       各タイマごとにフラグのビット・カウントする格納エリアの
 Ø19E
         F6 Ø2
                                         or Ø2H
                                                       み変え,同様なアルゴリズムでそれぞれの起動ルーチンを
 ØIAØ
         32 Ø1C4
                                         ld (timf),a
                                                       作成する
         22 Ø1C7
 Ø1A3
                                         ld (tim1),hl
 Ø146
         FR
                                         e i
 Ø1A7
         C9
                                         ret
 Ø1A8
         F3
                                stim2:: di
 Ø1A9
         3A Ø1C4
                                         ld a, (timf)
 ØIAC
         F6 Ø4
                                         or Ø4h
 ØIAE
         32 Ø1C4
                                         ld (timf),a
 Ø181
         22 Ø109
                                         ld (tim2),hl
 Ø184
         FR
                                         e i
 Ø185
         09
                                         ret
 Ø1B6
         F3
                                stim3::
                                        di
         3A Ø1C4
 Ø187
                                        Id a, (timf)
 Ø1BA
         F6 Ø8
                                        or Ø8H
 Ø1BC
         32 Ø1C4
                                         ld (timf), a
         22 Ø1CB
 Ø1BF
                                         ld (tim3),hl
 Ø1C2
         FB
                                        e i
 Ø1C3
         C9
                                        ret
 Ø1C4
         OM
                                                       タイマ・フラグ・データ
                                timf:: db
                                           O
 Ø1C5
         0000
                                                      タイマ0のカウント・データの格納エリア
                                timØ:: dw
                                           01
 Ø1C7
         0000
                                                      タイマ1のカウント・データの格納エリア
                                tim1:: dw
                                           O
 Ø109
         aaaa
                                tim2:: dw
                                           Ø
                                                      タイマ2のカウント・データの格納エリア
                                                      タイマ3のカウント・データの格納エリア
 Ø1CB
         GGGG
                                tim3:: dw
                                           Ø
                                        end
                                                       アセンブラ・ソースの終わりを示す
D>A: ZSID Z80801.COM
ZSID VERS 1.4
                     下位、上位の順になっている
NEXT PC
          END
0200 0100 A9FF
#-D100,200
0100: CD 22 01 0E 20 06 30 21 1E 00 CD 8C 01 3A C4 01 0110: B7 20 FA 0C C5 59 0E 02 CD 05 00 C1 10 E9 F3 C3
0120: 00 00 21 39 01 3E C3 32 38 00 22 39 00 ED 56
                                                     3E
0130: B5 D3 13 3E C8 D3 13 FB C9 08 D9 3A C4 01 57 CB
0140: 42 28 0D 2A C5 01 2B 22 C5 01 7C B5 20 02 CB 82
```





〈図8-22〉 データの受け渡し方法の具体例

にセットし受け渡しを行う. 8 ビット/16ビットの データの受け渡しによく利用される。CPU内部の レジスタを利用するために, 受け渡しの処理が迅速 に行える。

(2) メモリにデータ・エリアを設定し、受け渡しを行

この方法は, データ・エリアの設定の仕方で, 次 の二つの方法があります。

- (a) 各処理プログラムから共通に利用できるデー タ・エリアを設定し、そのデータ・エリアに受け 渡しのデータをセットする.
- (b) データの受け渡しが。1対1で対応している場 合,スタックを用いたデータの受け渡しが行える。 この方法は, データの受け渡しの必要が生じたと きに、スタック上にデータの受け渡しのエリアを 設定し, 処理の制御を相手側に渡す。普通はコー

ル命令が使用される。

処理ができない

呼び出される側

そして、そのデータの受け渡しの処理が終わると、 データ・エリアがスタックから削除されます。 高級言 語の処理ルーチンとの間のデータの受け渡しには、こ の方法が用いられています(図8-23)。

次に, 具体的なプログラム例を示して説明します。


モード2の割り込みでは、割り込み受け付け 後,直接その処理ルーチンへジャンプする

Z80のモード2での割り込み処理では、CPUが割り 込みを受け付けると、割り込みを要求したデバイスか ら割り込みベクトルを受け取ります。この割り込みべ クトルというのは、割り込み処理ルーチンの入り口の アドレスがセットされているテーブルのアドレスの下 位バイトを示します。

前にも述べたように、このアドレス・テーブルの上

タの受け渡しの必要

テータの支け渡しの必要 が生じたときに、スタック 上にデータ・エリアが作り れる、スタック・エリアが 利用できるかぎり、多重 処理が可能となる



位アドレスは、CPU内部のIレジスタにセットされている値になります。プログラマは、このレジスタに任意の値をセットすることができます。したがって、割り込みアドレス・テーブルはメモリの任意の場所に設定できます。モード0,1などにくらべ、プログラムの自由度が増しています。

また、割り込み処理ルーチンの最初に、どのデバイスからの割り込みであるかのチェックをする必要がなく、直接それぞれの処理ルーチンの制御に移れるので、割り込み処理の起動が高速に行えます。


■ Z80ファミリの周辺デバイスでは、特別のハードは必要とせずに割り込み処理が実現できる

Z80ファミリの周辺デバイスは、モード2での割り込み処理のための機能がハードウェアで用意されています。これは割り込みの要求後、CPUからの割り込みベクトルの読み込みに対応して、任意のベクトルを送出する機能をもっています。

このデバイスが送出するベクトルは、周辺デバイスの初期設定時に、初期化プログラムによって設定されます。したがって、Z80のモード2で割り込み機能を利用するときには、特別なハードウェア素子を必要とすることなく実現できます。

■ Z80 CTCでモード 2 の具体的なプログラムを 考える

最初に割り込み処理関係の初期化を行います。 モード2での割り込み処理を実現するには、図8-24 に示すような手順にしたがって処理します。



割り込みを受け付け可にする前に、

① CPU内のI(割り込み)レジスタに、割り込みテーブルのアドレスの上位バイトをセットする。

ld a, adlld i, a

- ② 割り込みモードの設定
- ③ 周辺機器のデバイスの初期設定
- ④ 割り込み処理ルーチン・プログラムの初期化,ロードが必要な場合はそれらの処理を行う。これにより、いつ割り込み要求があっても暴走することなく処理ができるようにする。
- ⑤ CPUの割り込み許可フラグを割り込み可の状態にする。

これはEI命令の実行で行う。

デバイス側でも、割り込み処理を行うか否かの指定を行えるようになっています。このデバイス側の割り込み許可のフラグは、以上の処理が終わった後、デバイス側の必要に応じてON/OFFし、不必要な割り込み要求がデバイス側から出ないようにします。

● CTCの初期化処理は、各チャネルごとにコマンド・ワードを書き込む

Z80 CTCの初期化は、それぞれのチャネルにコマンド・ワードを書き込むことで行われます。 デバイス を制御するためのポートはありません。 それぞれのポ

```
Z8Ø ASM exsample
                                                Z80のモード2の削り込みの例、Z80CTCをタイマとするルーチン全体の
                                                処理は、リスト8-2と同様である
                                      Z8ØCTC
0010
                                    ctcØ
                                             equ 10h
0011
                                    ctcl
                                             equ 11h
0012
                                    ctc2
                                             equ 12h
0013
                                    ctc3
                                             equ 13h
ØØB5
                                    ctc_mod equ Øb5h
0032
                                    timest
                                             equ 50
                                             . Z8Ø
gggg'
                                             aseg
                                             org 100h
0100
         CD Ø13D
                                   main::
                                             call intini
0103
         ØE 20
                                             1d c,20h
0105
         Ø6 1Ø
                                             1d b, 10H
0107
         21 ØØ32
                                             1d h1,50
                                    rp:
Ø1ØA
         CD Ø179
                                             call stimØ
ØIØD
         3A Ø187
                                    Ip:
                                             ld a, (timf)
0110
         CB 47
                                             bit Ø,a
0112
         2Ø F9
                                             jr nz, lp
0114
         ØC
                                             inc c
Ø115
         C5
                                             push bc
0116
         59
                                             ld e,c
01117
         ØE Ø2
                                             1d c.2
Ø119
         CD ØØØ5
                                             call ØØØ5h
Ø11C
         C1
                                             pop bc
Ø110
         1Ø E8
                                             djnz rp
Ø11F
         Ø6 1Ø
                                             1d b, 10H
Ø121
         21 0014
                                   rp1:
                                             1d h1,20
0124
         CD Ø179
                                             call stimØ
0127
         3A Ø187
                                    Ip1:
                                             ld a, (timf)
Ø12A
         CB 47
                                             bit Ø,a
Ø12C
         2Ø F9
                                             jr nz, lp1
                                                             D<sub>15</sub>D<sub>14</sub>D<sub>13</sub>D<sub>12</sub>D<sub>11</sub>D<sub>10</sub>D<sub>9</sub>D<sub>8</sub>D<sub>7</sub> D<sub>6</sub> D<sub>5</sub> D<sub>4</sub> D<sub>3</sub> D<sub>2</sub> D<sub>1</sub>D<sub>0</sub>
Ø12E
         ØC
                                             inc c
Ø12F
         C5
                                             push bc
0130
         59
                                             ld e,c
                                                              Ø131
         ØE Ø2
                                             1d c,2
01133
         CD ØØØ5
                                             call ØØØ5h
Ø136
         C1
                                             pop bc
Ø137
         1Ø E8
                                             dinz rp1
                                                              この数だけ
                                                              シフトする
@139
         F3
                                             di
         C3 ØØØØ
Ø13A
                                             jp 0000h
Ø13D
                                    intini:: ld a, inttb
                                                           shr 8
Ø13F
         ED 47
                                             ld i,a
Ø141
         ED 5E
                                                                        割り込み処理ルーチンの
                                             im 2
                                                                        アドレス・テーブルの上位
                                                                        アドレスを得る
0143
         3E 9Ø
                                             Id a, ctciØ and ØØffh
Ø145
         D3
            10
                                             out (ctcØ),a
01147
         3F 31
                                             ld a,31h
0149
         D3 10
                                             out (ctcØ),a
                                                                CTCのタイマ0用の割り込みテーブルの
Ø148
         D3
            11
                                             out (ctc1),a
                                                                 下位アドレスを得て,割り込みベクトル
            12
Ø14D
         D3
                                                                としてセットする
                                             out (ctc2),a
Ø14F
         3E B5
                                             Id a ctc_mod
Ø151
         D3
             13
                                             out (ctc3),a
@153
         3F 32
                                             ld a, timest
Ø155
         D3 13
                                             out (ctc3),a
Ø157
         FB
                                             e i
Ø158
         C9
                                             ret
```

```
0159
        08
                                intrut::ex af,af'
Ø15A
        D9
                                        exx
Ø15B
        3A Ø187
                                        ld a, (timf)
Ø15E
        57
                                        ld d,a
Ø15F
        CB 42
                                        bit Ø,d
0161
        28 00
                                        jr z,nx1
Ø163
        2A Ø188
                                        Id hl, (timØ)
0166
        28
                                        dec hl
Ø167
        22 Ø188
                                        Id (timØ), hl
Ø16A
        7C
                                        ld a,h
Ø168
        85
                                        or 1
Ø16C
        20 02
                                        ir nz,nx1
Ø16E
        CB 82
                                        res Ø,d
0170
        7A
                                nx1:
                                        ld a,d
Ø171
        32 Ø187
                                        ld (timf),a
0174
        09
                                        өхх
Ø175
        08
                                        ex af, af'
Ø176
        FB
                                        e i
Ø177
        ED 4D
                                dummy:: reti
0179
        F3
                                stimØ:: di
Ø17A
        3A Ø187
                                        ld a, (timf)
                                                        割り込みテーブルは、一度にnnOOH~nnFFHに
Ø17D
        F6 Ø1
                                        or Ø1h
                                                        セットできる.割り込みテーブルのエリアを最大で使用する場合,
0117F
        32 Ø187
                                        ld (timf),a
Ø182
        22 Ø188
                                        ld (timØ),hl
                                                        OFFOOH AND ($+100H)
Ø185
        FB
                                        e i
                                                        で計算する.
Ø186
        C9
                                        ret
                                                        下位ビットが OOH となるアドレスを先頭としたエ
                                                        リアが、割り込みテーブルとしてセットできる
0187
        MM
                                timf:: db
                                           Ø
Ø188
        0000
                                timØ:: dw
                                           Ø
0190
                                intare equ ØfffØh and ($ + 10h)
                                        org intare
0190
                                inttb::
              割り込み処理ルーチン
011901
        0177
             のアドレス・テーブル
                                ctciØ: dw
                                            dummy
Ø192
        0177
                                ctci1:
                                       dw
                                            dummy
        Ø177
0194
                                ctci2:
                                        dw
                                            dummy
Ø196
        Ø159
                                ctci3: dw
                                            intrut
```

end

現場技術者実戦シリーズ)

第七弾!

CQ出版社 林善雄共著

マイコン・システム設計ノウハウ

制御用8ビット系CPUと周辺回路の完全マスタ

マイコン・システムは、ハード&ソフト の連携で動作します。本書では、ハードウ ェア設計のためのポイントを中心に述べて ありますが、必要に応じてソフトウェアの ポイント、実例を示してあります。

解説に用いたCPUは、8085A/Z80/6809 であり、それにともなう周辺LSIについて、 そのインターフェース、タイミングのポイ ントを詳解してあります。

とくに筆者らは、ロボット関連の制御機 器の開発を長年続けているので、たんなる LSIの解説とはひとあじ違った説明がなさ れています.

定価1800円(税別) 送料260円 A 5 判 288 頁 2 色刷

常田晴弘

目 次

〈第1章〉 マイコン・システムと各種のコンピュータIC

〈第2章〉マイクロコンピュータの基本回路 2-1 マイクロプロセッサのバスと制御 信号/2-2 クロック発生回路/2-3 システム・リセット回路/2-4 アドレス・デコー ダ/2-5 メモリ回路/2-6 バス・ドライバ

〈第3章〉 割り込み処理 3-1 割り込みの原理/3-2 割り込み処理の動作とプライオ リティ/3-3 割り込み制御の実際/3-4 割り込み処理のクリティカル・パス

〈第4章〉 DMA 4-1 DMA制御の原理と実際

〈第5章〉 基本的な入出力インターフェース 5-1 MSIによる入出力ポート/5-2 LSI によるパラレル入出力ポート/5-3 タイマ・カウンタ・インターフェース/5-4 シリ アル通信インターフェース


〈第6章〉 複雑なインターフェース 6-1 シングルチップ・コンピュータ/6-2 LCD モジュール/6-3 CRTコントローラ/6-4 数値演算プロセッサ/6-5 GPIBインター フェース


〈第7章〉 ハードウェア設計のための各種技術 7-1 設計した回路を安定に動作させ る/7-2 システム内外への電磁障害対策

〈第8章〉 システム設計の考え方

〈図8-26〉 割り込み解析ルーチン

〈図8-25〉 Z80 CTCの初期化





ートに, 所定の仕様のコマンド・ワードを書き込むことで各チャネルの制御を行います(リスト8-3,図8-25参照).

コマンドとデータなどの区別は、 D_0 ビットと、コマンドおよびデータの書き込みの順番によって決まります。

 D_0 が1のときはコマンドと解釈され、0のときは割り込みベクトルの設定と解釈されます。ただし、このベクトルの $D_{1,2}$ ビットは、CTCのチャネルに対応したものになります。

データとして書き込む必要があるのは、カウンタ/タイマともに、カウント・ダウンするための定数の設定です。この定数の設定はコマンドの D_2 ビットを1にして、次に時間定数を設定すると、指定を行った後に書き込まれたものが定数と解釈されます。

これらの書き込みの順番を間違えると正しい動作が 行われず,ハードがおかしいのではないかと戸惑う場 合があります。

● Z80ファミリのデバイスからの割り込み処理 ルーチンの終了にはRETIが必要

Z80ファミリの周辺用のデバイスからの割り込み処

理ルーチンを記述する場合、Z80では、割り込み処理 の終了を示す特別なリターン命令を使用します。

インテル社の8080A/85では、割り込み処理ルーチンからメイン・ルーチンへもどる場合、通常のCALL命令で呼ばれたサブルーチンの終了を示すRET命令でもどります。割り込み処理ルーチンは、サブルーチンとして記述すればすみます。

しかし、Z80の周辺デバイスを用いたシステムでは、 通常のサブルーチンと、割り込み処理によって起動さ れた割り込み処理のためのルーチンは区別されます。

これは、割り込みを発生したデバイスが割り込み処理の終了を監視していて、CPUが実行する命令から要求した割り込み処理の終了を知り、次の割り込み発生のための準備を行うためです。

■ Z80のデバイスは割り込みの優先順位の制御 も行う

複数のI/Oデバイスから割り込みが要求された場合, その緊急度に応じて割り込み受け付けに、優先順位を 決める必要が生じる場合があります。図8-2に示すような配線の場合は、図8-26に示すようにソフトウェア で処理することもできます。

M1 IORQ 〈図8-27〉 IFO 割り込み機能使用時のバッファ・コントロール 1504 IEI 制御が行われていると X M1 · TORQ TCPU このチップが割り き, Z80 が割り込みベク 込み要求を出したとき ペリフェラル トルを読み取る にのみ、CPUのベク ッファの方向を変える LS32 OF RD このチップがリ このCEにはIORQが - ドされたとき, バッファの方向 LS32 含まれているとする LS32 をバスの方向に する Z80ファミリのペリフェラル は、割り込みを要求後データ・ バスのデータを常時調べ "ED4D"のRETI命令の実行 1508 されるのを待つ 19 7 B RETIの実行を確 認し,デイジィ・ システム・ B チェーン制御を行 LS データ・ R 245 B うと、次の割り込みが発生できるよ バス B うになる **Z80**ファミリの周辺装置の割り込み機能を使用するとき タ・バスにバッファを付けるとき、上記の注意が 割り込みベクトル の読み込み M1 IORQ IEO IEI CE RD

Z80の周辺デバイス間,またはデバイス内で複数の割り込み要求が同時に発生する場合があります。要求度の高い割り込み処理の要求に対して、CPUは優先して処理をする必要があります。

Z80では、この割り込み要求の優先順位付けを、周辺デバイスの接続順番で処理できるようになっています。優先順位のより高いデバイスを先頭に、優先順位にしたがって順番にデバイスを接続していきます。

この制御に利用される2種類の制御線は、次のような役割を担っています。

▶ IEI (Interrupt Enable In)

この信号線が"H"のとき、このデバイスより優先順位の高い割り込みが生じていないことを示します。 したがってIEIが"H"となっているデバイスは、 CPUに対して割り込みを要求することができます。

▶ IEO (Interrupt Enable Out)

IEIが "L"でより優先順位の高いデバイスが割り


込み要求中、または割り込み処理中であることが示されます。これに応じてより優先順位の低いデバイスに対して割り込みの要求を禁止するためにIEOを"L"にします。また、自分自身が割り込み要求、あるいは処理中もIEOを"L"にして、ほかのデバイスの割り込みを抑制します。

データの納み込み

この接続は1本の割り込み制御ラインでつながれ、優先順位の高いデバイスの出力が、次の順位のデバイスの入力となるように接続されています。自分より優先順位の高いデバイス、または自分自身が割り込み要求を出しCPUからの割り込み処理サービスを受けているデバイスは、優先順位の下位のデバイスに対し出力を"L"にして割り込み要求を抑制します。

各デバイスは、割り込み制御ラインの入力端子が "H" でなければ割り込み要求が出せません。優先順位の最も高いデバイスの割り込み制御ラインの入力は、 Vccに接続しておきます。

〈図8-28〉 Z80のデイジィ・チェーンによる割り込み処理



これら優先順位の処理は、すべて周辺デバイス側で行います。割り込み処理のサービスを受けているデバイスは、CPUの割り込み処理が終了するのを監視し続けます。

割り込み処理の終了は、RETI命令が実行されたことを検出して知ります。割り込み処理が終了したことが判明した時点で、割り込み要求の抑制を解き、下位の優先順位の割り込み要求を出せるようにします。

RETI命令の検出は、データ・バス上にプログラム・メモリから読み込まれる命令コードを、周辺デバイスが監視することで行っています。このため、周辺デバ

イスが常にデータ・バスのデータを読めるようにしておく必要があります。バス・バッファなどで、方向の制御を行っているときは、注意しなければなりません。また、周辺デバイスへ割り込み処理の終了を知らせるために、割り込み処理ルーチンの最後は割り込みからのリターンを示すRETI命令を使用します(図8-27)。

このように、割り込みの優先順位付けは、図8-28に示すように1本のラインで制御され、優先順位の高い順番に接続するだけのシンプルでわかりやすい仕組みになっています。

上級プログラミング



ソフトウェアを蓄積して、より効率的なプログラミングを行うためには、リンカ、ライブリアン、マクロ命令を自由に使えなければなりません。

マクロ命令:複数のアセンブラ命令の代わりに記述し、コーディングの効率を上げるための機能。

M80 :マクロ命令の機能をもったZ80用の代表的なマクロ・アセンブラ.

CP/M: Z80, 8080A用の代表的なDOS. Z80などのシステムの開発に利用されている.

DOS : マイコン・システムではフロッピ・ディスクのためのオペレーティング・システムのことを

示す.

コンソール:DOSなどのシステムとの入出力を行うための装置。キーボード、ディスプレイ、

ラベル:プログラム上で、アドレス、データの数値の代わり使用される名礼。

ローカル:システム全体でなく、サブルーチン、モジュールなどの対象となる局所を指す

DDT : CP/M付属のデバッグのためのツール. 8080Aが対象.

ZSID : Z80用でデバッグにラベルを使用することもできるデバッグ・ツール.

■ マクロ命令、マクロ機能はプログラムのコーディングの効率を良くする

アセンブラの基本となる機能は、機械語の命令に1対1で対応するニモニックを機械語変換することです。しかし、実際のコーディングでは、同じような命令を繰り返し何回も記述したり、特定の処理のための命令のルーチンを、いたる所で書き込まなければならないことが生じます。

このような問題の解決のために、マクロ命令の機能がアセンブラに用意されています。 Z80のアセンブラとして、各社からマクロ機能をもったものが発表されていますが、標準となるのは、マイクロソフト社のM80です。これは、最近価格も下がっていますので、入手も容易です。

このマクロ機能は、16ビット・マイクロコンピュータであるインテル社の8086のマクロ・アセンブラであるMASM(マイクロソフト社)とも多くの互換性をもっています。書きようによっては、マクロ機能をフルに利用することで、8ビット/16ビ

ット共通な処理ルーチンを書くことも可能です。 マクロ機能とは、そんな発展性ももっています。

■ マクロ機能で新しい独自の命令を作ることが できる

マクロ機能とは、図9-1に示すようにプログラム中でよく使用される基本的な機能を、プログラマによって新しく定義し、命令として利用できる機能です。こ

〈図9-1〉マクロ命令の定義および用法



の新しく定義された命令は,ソース・ プログラム中の任意の場所で利用でき,アセンブル時に,このマクロ命令 はもとの命令群に展開されます.

これは、例えばワープロにたとえると、熟語や短文を登録し、必要なところで簡単な読みを入力することで、正しい所定の文章が本文の中に展開されるようなものです。

ワープロと違うところは、ワープロではキー入力時に変換キーで変換されますが、アセンブラのマクロ命令は、その変換がアセンブル時に行われることです。したがって、ソース・プログラムには、その新しく定義されたマクロ命令が、そのまま記述されています。

ワープロの辞書に相当する部分は、ソース・プログラム中にマクロ定義文として含めたり、辞書のように別ファイルとして用意することもできます。マクロ定義のファイルを読み込む命令も持っています。

このようにマクロ機能を利用すると、独自の機能を もった命令を新しく作ることができます。この機能を 中心に、命令体系を整備することができます。


使い込んでいくと、コンパイラのもっているような レベルの命令を、アセンブラの中で自由に使用するこ ともできます。のちほど、ファイルの読み込み手続き など具体的な例で説明します。 〈図9-2〉マクロ命令の使われ方




この、機能を考えるということは、プログラムの開発という点で非常に重要なことです。このマクロ機能に注目できるかどうかが、システム・エンジニアとなるか、たんなるコーダで終わるかの差となります。

これを、機能という側面からみることと、その機能を実現するためのロジックを考えることとは別のことです。

マクロ命令によって新たに作成された命令を利用するときは、その命令の機能だけに注目して、その内部でのロジック処理内容に関知せずにすむのが最良です。 そしてその命令の機能を実現するには、定められたデ



〈図9-3〉基本となる入出力処理



上記以外にディスクとの処理,補助入出力装置との間の処理を用意する場合もある

ータの受け渡し部分からの情報のみで、その機能を実現するよう工夫しなければなりません。

効率を追及するあまりトリッキなプログラムになる よりも、明快なプログラムを作るよう心掛けるべきで す。そのほうが寿命の長く、利用価値の高いプログラ ムとなります。

● 開発用とし標準となっているDOSであるCP/M は、入出力処理をBIOSとして独立させている

利用の多いCP/Mでは、ハードウェアに依存するレ

ベルでの入出力処理は、BIOS(Basic Input Output System)として独立しています。このBIOSの部分のみ、それぞれのハードウェアに合わせることで、容易にほかのシステムへ移植することができるように考えられています。

このように、プログラムを機能別に分割し、一部の仕様の変更がほかに影響しないようにします。プログラムの個々の機能を分割し、ほかの部分との関連を明確にしながらプログラムを作成するのが、プログラム作成の基本です。このような構造化プログラミングによって、プログラムは保守性が良く、汎用性の高いものに作りあげることができます。

最も基本となる具体的な入出力命令処理は、次のようなものです(図9-3参照)。

▶ CONST

コンソールからの入力のステータスのチェック. この処理では、入力の有無のチェックだけで、データの入力処理は行いません.

▶ CONIN

コンソール・キーボードから入力データを得る. 多くの場合,入力の有無のチェックを行うルーチン も用意されています。ここでは、入力があるまで待ちます。

▶ CONOUT

コンソール・ディスプレイへデータを出力する。

これだけは

寿命の長いシステムは メインテナンスが配慮されている

知っておきたい

コンピュータ・システムも、ほかの商品と同様に 安心して使用するための条件として、トラブル発生 時のメインテナンスの体制が整っている必要があり ます。

世の中の優れた商品では、故障などのトラブルが少ないことも確かですが、行き届いたアフタ・サービスの体制が整っていることも不可欠な要件です。

多くのパーソナル・コンピュータのユーザが作るプログラムは、 プログラムの作成そのものに重点がおかれ、そのプログラムを使用する間に生じる各種のメインテナンスに対する考慮や、プログラム・ドキュメントも十分でないのが多くみられます。

プログラムのみ作って満足して

いるのでは、アマチュアといわれてもしかたありません。ドキュメント、メインテナンスの方法などのシステム設計の検討に、プロは7~8割を費やしています。



昔はテレタイプへプリントしていましたが、現在ではCRTディスプレイが普通です。

LIST

プリンタヘデータを出力する。

これらの機能があれば、コンソールのキーボードからコマンドなどの指令を入力し、その結果をコンソールやプリンタに出力し、デバッグを行ったり、コンピュータの最小のシステムI/Oとして利用することができます(図9-4).

もうひとつ重要なことは、この機能を利用する側からは、ハードウェアの違いにもかかわらず、いつも同じに見えることです。具体的にいうと、これらの機能を利用するときには、常に同じデータの受け渡し方法でデータの処理ができるため、ブログラマはハードウェアの違いを意識する必要がないのです。

そしてこの基本となる処理ルーチンを使用して、図9-5に示すように順次、より複雑で限定された処理ルーチンが作られていきます。このように、階層化し各モジュールが独立して機能するようにプログラミングする手法が、大型機のプログラミング技術としても提唱されています。次に具体的な例を示します。


入出力の基本となる マクロ命令を作る

シングル・ボードのコンピュータなどでも,コンソールとのデータの交換にI/O処理が必要となります.このコンソールとの接続には、通常シリアルのインターフェースが使用されます。このシリアル・インターフェースには、一般的には8251Aが利用されます。ここでは、第6章で説明した8251Aを用いた、シリアル・インターフェースの入出力ルーチンの処理を、マクロ命令化します。


リスト9-1では、最も基本となる入出力の部分のみマクロ命令化しています。しかし、この基本となる命令から、より具体的な目的をもった命令に発展させることができます。

このようなマクロ命令を用いてプログラミングすると、ハードウェアの変更、デバイスの変更があったときに、プログラムの修正が容易です。本体のソース・プログラムを変更することなく、入出力のマクロ命令

〈図9-4〉CP/MのBIOSに準じた入出力処理の例



〈図9-5〉命令プログラムの機能を階層化する



の中身を変更し、再度アセンブルすれば、処理が終わります。

具体的な変更があったときに、プログラムを修正する場所が限定されることが、保守のうえからも重要なことです。リスト9-1では、デバイスの初期化のマクロ命令化は行っていません。実際のプログラムでは、この部分もマクロ命令として入出力の定義部と同じ場所に記述しておきます。

■ マクロ命令の定義でもローカル変数,定数の 指定ができる

マクロ命令を作成する場合,マクロ命令内でのみ使用される変数ラベルをどう扱うかが問題となります.

プログラムが大きくなると、変数や定数の管理が厄 介な問題となります。とくに、プログラムをブロック ごとに作成するときなど、ほかのブロックで使用した

```
. Z8Ø
0001
                                txrdy
                                             001
                                        equ
0002
                                rxrdy
                                        equ
                                             002
                                                   プログラムの処理に必要なI/Oデバイスのア
ØØ6E
                                                   ドレス, モード設定のためのコマンド·データなど, 可能なかぎり定数としてソース・プログ
                                mode
                                        9 q u
                                              6eh
0037
                  マクロ定義命令
                                cmd
                                             37h
                                        equ
                 MACROで、
siocmd という
マクロ命令を
                                                   ラムのわかりやすい場所に一括して定義し
ておく
0044
                                siod
                                        equ
                                              44h
0045
                                sioc
                                        equ
                                             45h
                  定義している
                                        MACRO cmd
                               siocmd
                                                      コマンドの設定をマクロ命令として
                                        ld a cmd
                                                      定義する。パラメータ cmd はコマンド・
                                        out (sioc),a
       マクロ命令のパラメータとして
                                        ENDM -
      cmdが使用されている.
      マクロの展開時にはそのときの
                                                        マクロ命令の定義の終わりを示す
                                siostat MACRO
      パラメータの文字列が使用される
                                                       ステータス・ポートを読み取るだけの
                                        in a, (sioc)
                                                       マクロ定義もできる
                                        ENDM
       localは、その変数やラベルがそ
                                siood
                                        MACRO par 1
                                                     siood 送信データ
と記述して使用する.送信データとして、
8ビット・レジスタ,数値が利用できる
       のマクロEINTのみ有効であ
ることを示す
                                        local Ip
                                        ld c.parl
                               Ip:
                                        siostat
                                        and txrdy
        送信可のチェックのループで,このマクロ命令内でしか利用
                                                        送信可となるまでループする
                                        jr z, lp
         ないのでローカル変数とする
                                        ld a,c
                                        out (siod),a
                                        ENDM
                                        MACRO
                                sioid
                                                     データ受信用のマクロ命令の定義.
                                        local jpp
                                                     ステータスをチェックし, 受信データがない場合, ZフラグをONにして次に進む.
         マクロ命令が展開されると,
                                        in a, (sioc)
        in a,(siod)
の命令の次をjppが示す
                                        and rxrdy
                                        jr z,jpp
                                                     受信データがある場合,Aレジスタにデ
                                        in a,(siod) -タを読み込んで次に進む
                               jpp:
                                        ENDM
gggg'
                この+は、マクロ命令
                                        cseg -
                                                    以後コード・セグメントであることを示す
adada.
                より展開された命令
                                istart::
0000
                コードであることを
        F3
                                        di
               示す
00011
        3E ØØ
                                        ld a, ØØh
ØØØ3'
        D3 45
                                        out (sioc),a
0005'
                                                           ソース・プログラムでは,こ
        D3 45
                                        out (sioc), a
                                                           の部分のみの記述でよい
0007'
        D3 45
                                        out (sioc),a
                                        siocmd 40h
0009'
        3E' 40
                                        ld a, 40h
ØØØB'
        D3 45
                                        out (sioc),a
                                        siocmd mode
gaan'
        3F 6F
                                        ld a, mode
ØØØF'
        D3 45
                                        out (sioc),a
                                        sioomd cmd
00111
        3F 37
                                        Id a cmd
                                        out (sioo),a
ØØ13'
        D3 45
                               :
0015'
        01 1020
                                        1d bc, 1020h
0018'
                               roop:
                                        siood c
0018'
                                        Id c/c
0019
                                ..0000: siostat
0019'
        DB 45
                                        in a, (sioc)
                                                         .0000はローカル変数として定義
ØØ1B'
        E6 Ø1
                                        and txrdy
                                                        された。これらの変数は、.0000から、.FFFFの順番のナンバがつけら
ØØ1D'
        28 FA
                                        jr z,..0000
ØØ1F'
        79
                                        ld a,c
                                                        れる
0020'
        D3 44
                                        out (siod), a
ØØ22'
        ØC
                                        ino o
ØØ23'
        1Ø F3
                                        dinz roop
                                                        CP/M80のOSの制御にもどる
ØØ25'
        C3 ØØØØ
                                        jp ØØØØh
                                                        プログラムのスタートの
ラベルをここに示す
                                        END istart -
```

変数についても考慮しなければなら ないとしたら、ブロック化する意味 が半減してしまいます。


BASICの評判が悪いところのほ とんどは、次のような欠点のためで す。プログラムのブロック化を行う ためにGOSUB命令を使っても、変 数については常にプログラム全体に ついて考慮しなければならないとい う欠陥です。

マクロ命令を使用する場合も,命 令として利用する個々のマクロ命令 内で定義された変数,ラベルを考慮 しなければならないとしたら,とて も大きなプログラムにはマクロ命令 は利用できません。

図9-6に示すように、マクロ定義 内で指定した変数。とくにラベルな

どは、アセンブル時に個々の命令に展開されるとき重 複しないように、M80は個々にローカルで定義された ラベル,変数に、順番に番号を割り当て重複して定義 されることを防ぎます。

〈図9-6〉マクロ定義でのローカル変数の設定



ローカル変数として指定された変数、ラベルは、アセンブル時にこのように順次番号によるラベル、変数名に変更される

● マクロ命令を定義した部分を独立したソース・ ファイルとして作る

ソース・プログラムを作成するとき,毎回その先頭 にマクロ定義部を記述するのでは, 二重三重の手間と なり、おもしろくありません。マクロ命令の定義部分 のみ別ファイルとしてもち、管理することができれば、

これだけは

インターフェース・プログラムの作り方

知っておきたい

キーボード入力などのように、ハードウェアの制 御を必要とする処理は、 論理的なインターフェース となるプログラムを作ります。このソフトウェアを 介することで、ハードウェアの状況や仕様を意識す ることなく、プログラムが作れることになります。 この関係は図9-Aに示すように、ソフトウェアの

> 立場からは論理的なデータの受け 渡しだけの問題となります。ハー ドウェアが変わったとしても、こ の仲立ちのプログラムのみを変更 すればすむので、移植性の高いも のとなります.


またこの部分のプログラムを作 る技術者は, ソフトウェアの細部 について知る必要はなく, データ の受け渡しの標準化された仕様に したがってプログラムするだけで すみます.

CP/Mなどの汎用のDOSでは、 このような部分をBIOSとして独 立したインターフェース・プログ ラムとしています.

〈図9-A〉コンソールからのキー入力処理の例


この部分はハードとソフトの接点で,ハードソフト共に理解している技術者が担当する 機能 コンソール,キーボード からのデータ入力 キー入力プログラム キーボード からのデー タ入力操作 データが入力されると,そのデータが キーの文字コード として得られる ▶キーボードのインターフェ -スの仕様 デバイスの種類 ハードウェアに対する処理は,使用時には知る必要はない キー入力の有無の チェックを行うトキー入力がなければ、あるまで待って 入力データを得る キー入力の有無を示すフラグ。データを セットするレジスタ の二つが機能であ この処理を利用する立場からは、情報の受け渡しと処理時間が問題で、それ以外はブラック・ボックスでよい

〈図9-7〉INCLUDE命令により、ほかのソース・プログラムを読み込む



〈図9-8〉データの形

(同じデータでも、その解釈によって異なった姿を示す、どう解釈 するかをデータの形として定義する)



そのマクロ命令のソース・ファイルを必要なときはいっても、アプリケーション・プログラムの先頭で読み込んで利用できることになり、応用範囲が広がります。この機能も、M80はもっています。

include D:ファイル名 (Dはドライブ名) の命令で、外部からソース・ファイルをその場所で読み込み、全体を一つのソース・ファイルとみなしてアセンブルしていきます(図9-7).

この場合, ドライブ名,ファイル名は大文字で書いてください。小文字だと変数エラーとなります。

したがって、読み込まれるソース・ファイルは、必ずしもマクロ命令のソース・ファイルでなく、アセンブラで書かれたソース・プログラムであってもかまいません。共通に利用されるサブルーチン群なども、別ファイルとして作成しておくと便利です。

ハードウェアに依存した基本的な部分の処理をマクロ命令として定義し、これらをマクロ命令だけのソース・ファイルとして用意しておきます。具体的なアプリケーション・プログラムは、これらのマクロ命令を利用してコーディングします。このようにすると、ハードの仕様が変わったときの変更が容易となり、移植性の良いプログラムを書くことができます。

以後、アセンブラでプログラムを 作成するときにあると便利な機能に ついて、具体的に例をあげて説明し ていきます。個々の機能単位で説明 していきますので、必ずしも統一が とれていません。各アプリケーショ ン作成時の部品として考えてください。

● デバッグ時には実行中のCPU の状態の表示が必要

データはいくつかの型(タイプ)に 分類できます。また区別しないと処

理できないことが生じます。高級言語では、これらデータの型の区別が明確に指定されるのが普通になっています(図9-8)。

▶文字型:通常1バイトのデータで、このデータはそれぞれの処理系に応じた文字コードを示します。漢字処理の必要性から、文字型のデータも2バイト・コードで表す場合が多くなっています。

▶整数型:一般には16ビットのデータで、数値としての意味をもちます。2パイトで表現されるもの以外に 1パイトのデータで数値としての意味をもたせて、パイト型と呼ばれるデータとして処理される場合もあります。

▶実数型:実数演算の対象となるデータで、それぞれの処理系に応じて型式が指定され、数パイト以上のデータ型式をもっています。

これらのデータは、それぞれのデータの型に応じた 入出力の処理を必要とします。どの型の入出力であっ ても、コンソールとの間では文字型の処理が基本とな ります。したがって、これらの処理は各データの型の 変換の問題となります。

● レジスタなどの内容を16進(ヘキサ)表示する ルーチンを作る

データは、型に応じた入出力処理を必要とします。 しかしデバッグ時には、その型に無関係にデータの入 出力を行うルーチンが必要となります。この場合には、 各バイトごとに16進数の表示2桁のデータとして、型 に無関係に処理を行います。


また、この機能を利用すると、CPUの各レジスタおよびメモリの内容のチェックが容易に行えます。これには、バイト・データを 2 桁の16 進数データに変換するプログラムが必要となります。その具体的なプログラム例を示します。

まず、1 バイトのデータを出力するプログラムを考えます。このプログラムの必要とする機能は、図9-9 に示すような階層をもちます。

- (1) 下位 4 ビットのデータを 0~Fまでの対応する文 字コードに変換する処理(1)。

(2) 変換された文字コードをディスプレイに出力する

〈図9-9〉16准表示のプログラムの構造 (それぞれの処理も、より小さな機能の 組み合わせで作られる)



今回対象となる上位の階層部分


アセンブラ M 80 による アセンブルの方法

ここでは、M80によるアセンブル作業の具体的 な方法の説明をします。

幾度か説明していますが、アセンブル作業は次の 手順で行います.

- (1) ソース・プログラムを作成する
- (2) M80でリロケータブル・オブジェクトを作成す
- (3) L80でリロケータブル・オブジェクトから実行 型式のオブジェクトを作成する 基本的な作業は以上です。(1)の項目は、それぞれ

〈図9-B〉M80の使用法



	処理
0	リスト内のすべての番地などを8進数でプリントする
	(ALTAIR DOSでの標準)
Н	リスト内のすべての番地などを16進数でプリントする
	(ALTAIR以外では標準)
R	強制的にオブジェクト・プログラム・ファイルを作成する
L	強制的にリスト・ファイルを作成する
C	強制的にクロス・リファレンス・ファイルを作成する
Z	Z80(Zilog型式)のニモニックで書かれたソース・プログラ
	ムをアセンブルする(280オペレーティング・システムでは
	標準)
I	8080Aのニモニックで書かれたソース·プログラムをアセン
	ブルする(8080Aオペレーティング・システムでは標準)

これだけは 知っておきたい

加理

適当なエディタで作成してください。WM(ワード・マ スタ)が最もよく使われています。

(3) この二つの処理を制御して目的を達しようとする。

M 80 の起動方法

M80の起動方法は図9-Bで示すように、設定の方 法が複数あります。その作業の内容に応じて選択して ください。

M80とだけキー・インして、M80をロードする 方法では、M80のプロンプトに対してアセンブルす るプログラムとパラメータをキー・インします。この 方法は、複数のプログラムのアセンブルを続けて行う 場合に、M80のロード時間を節約することができま

M80の作業を終了するにはコントロールCで終了 します。

単独のプログラムのアセンブルのときは、CP/M80 のプロンプトに対してM80のコマンドとソース・プ ログラム名。アセンブル・スイッチの情報をパラメー タとして与えます。

d オプジェクト・プログラムが書き出されるディス ク・ドライブ名。省略時はカレント・ドライブが選 択される。

objf. ext

オブジェクト・ファイル名とエクステント名。省 略時はソース・ファイル名とRELのエクステント となる。

L アセンブル・リスト・ファイルの出力される装置 名。ディスク・ドライブ以外に、プリンタの場合は LST:,コンソールへ書き出す場合はCON:な どとなる.

lstf.prn

これら三つのそれぞれの機能を、データの受け渡し部分では整合性をもたせ、ほかは独立性を確保しながらプログラムします。図9-10に16進表示に変換する処理のアルゴリズムを示します。Z80の命令の仕様、O~9、A~Fのコードのパターンを巧みに利用し、考えぬかれたプログラムとなっています。

図9-11には、1文字のデータを出力するマクロ命令 の例を示します。このレベルのプログラムは、ハード ウェアの仕様に依存する部分です。

CP/Mのシステム・コールの機能を利用する場合と, リスト9-1のシリアル・インターフェースを利用する場合の変更点を合わせて示しておきました.

ハードウェアの変更があったとしても,この部分の みの変更だけで対応でき、柔軟性のあるシステムが作 れます。

図9-12には二つの機能を利用して、目的の16進表示を実現する方法を示しました。それぞれの機能をつなぎ合わせるだけで、所定の処理の目的がかなえられています。

下位のレベルとの間では、データの受け渡しの仕様だけで関連づけられ、処理の内容には立ち入っていません。出力処理の内容がハードの変更で変わったとしても、互いの独立性を保っています。

同様に、図9-13ではワード(16ビット)データの出力 例を示します。個々のマクロ命令を利用するだけの簡単なものになっています。リスト9-2にこれらのソース・プログラムを示します。

ディスクへ書き出された場合のファイル名およびエクステント名。省略時はソース・ファイル名とprnのエクステントが付く。sd ソース・ファイルの入っているディスク・ドライブ名。省略時はカレント・ドライブが選択される。

sf. mac

ソース・ファイル名とエクステント、macのエクステントとなっている場合はエクステントを 省略することができる。エクステントが省略されている場合M80はmacのエクステントとして処理する。

これらのコマンドの後にはスラッシュ/を書き、その後にアセンブラ・スイッチを設定することができます。このアセンブラ・スイッチによって、いくつかのアセンブラ条件をアセンブル時に指定することができます。

L80 の起動方法

L80の実行のためのコマンドは, 図9-Cに示すようになります。この場合も,次の二つの方法でリンク作業が行えます。

L80とのみキー・インしてリンカをロードします。その後、所定の各オプジェクト・モジュールを読み込むコマンドを与え、個々の作業を確認しながら進めます。最後にリンク・スイッチ/Eによって、作成されたオプジェクトをディスクに書き出し、L80の実行を終了します。

〈図9-C〉L80の使用法

A>L80 リンクするファイルなどの条件をすべて パラメータとして入れる方式でもよい

リンカのプレンン際ではいるではいる。

が表示され

●リンカの起動

- *DEU1:fname1.EXT/\(\text{Z}\text{T}\)\(\text{T}\)\(\text{EU1:fname2.EXT}\)\(\text{F}\)\(\text{T}\)\(\t
- リンクされたプログラムを、/Nで指定されたファイル名にCOMのエクステントを付けた名前でディスクに保存し、CP/Mのモニタへもどる
- DEU1、~DEU3は、それぞれのファイルの存在するディスクを示す。省略値はカレント・ディスク。
 EXTは、/Nスイッチ以外では省略値はRELとなる

● SUBMITコマンドの使用

サブミット・ファイル PRO. SUB A:WM D:\$1. MAC ;ワード・マスタでソースの修正 A:M80 D:\$1, D:\$1=D:\$1/L/R; アセンブル A:L80 D:\$1, D:\$1/N/E ;リンク D:\$1

サブミット・ファイル名 (\$1は処理時に入力されるパラメータ) (パラメータ・プログラム名)

自動的にそれぞれコマンドに従った処理が起動される


一方,これらのリンク作業のためのオブジェクト, リンク・スイッチの指定を, L80のコマンドと同 時にパラメータとして与えることもできます。

プログラムの開発時は、サブミット・ファイルを作成して、アセンブルとリンクを連続して行う


CP/Mでは、サブミット・コマンドが使用できます。あらかじめ、アセンブルとその次に実行するリンクのコマンドおよびパラメータをセットしたファイルを作成しておくと、この機能を利用してそれらの作業を自動的に実行することができます。

この場合,アセンブルとリンクに先立って,エディタによるソース・プログラムの修正があるのが普通です。この作業を先頭に実行するようにしておきます。

こうすることでエラーの訂正のたびに,同じコマンドを長々と繰り返して入力せずにすみます.



〈図9-11〉 1 文字出力のマクロ命令



〈リスト9-2〉マクロを用いた16進表示プログラム



● 任意の文字列の表示を行うにはデータと命令 を共に定義する

任意のメッセージを文字列として画面に表示し、操作の指示を行ったりする場合があります。この処理のため、1文字の出力をマクロ命令を使って、文字列の出力処理へと発展させます。文字列の出力のための処理は次のようなものになります。

指定された文字列を順次取り出して文字列の終わりをチェックし、終わりでなければ、その文字コードを文字出力マクロに渡す。以上の処理を文字列の終わりまで繰り返す。

この場合、制御するうえで次のような問題があります。つまり、文字列の終了をどのように決めるかということです。この方法には、次の二つが考えられます(図9-14参照)。

- (a) 文字列の長さをデータとして受 け渡しする。
- (b) 文字列の終わりに,終わりを示すコードをセットしておく。この終わりのコードは出力しない。

(a)の文字列の長さを決める方法は、 〇〇H~FFHまでのすべてのコードを処理するような例では有効な方 法です。文字の長さをアセンブラに 計算させることもできますので、そ う手間はかかりません。

(b)の文字列の終わりに終端を示す コードを置いておく方法は、わかり やすいのですが、その文字自身のコ ードを出力できないのが難点となり ます。

しかし,画面への出力であるのなら,キャラクタが割り当てられていないコードもあるので,問題は生じません。

CP/M80のシステム・コールでは, 文字列の終わりに"\$"の文字を使 用しています。この文字を画面に出 力できなくなるので,ここの例では 00Hを終端コードとします。

具体的なアルゴリズムを示すと、 図9-15のようになります。この処理 をコーディングしたのがリスト9-3 です。この文字列表示のマクロ命令 の使用法は、図9-16に示すように簡 単なものです。

文字列の終わりで、改行するのかしないのかということも問題となります。改行・復帰のコードを、プログラマがその都度記入する方法もあります。しかし、改行付きのメッセージ表示、改行なしのメッセージ、改行・復帰のみ行う命令など簡単に用意できます。

〈リスト9-3〉文字列の表示プログラム

プログラムのソースは、命令 記述、データ記述、絶対アドレスでの記述部分に分けられる

M80のソース・プログラムは、次の三つの性格をもった部分に分けて 記述されます。

cseg

コード・セグメントと呼ばれる部 分でプログラムの命令を記述する。

dseg

データ・セグメントと呼ばれ,データの定義を行う部分。

aseg

アプソリュート・セグメントと呼ばれ、絶対アドレスでアドレスの展開が行われる。これは、ソース・プログラムのorg命令で指定された絶対アドレスから順番に、命令コード、データ定義が割り当てられる。

csegとdsegの領域では、具体的なアドレスへの割り付けはリンカが行います。しかし、asegの領域では、プログラムの記述時点で絶対アドレスへの命令、データの設定が行えます。割り込みベクトル・テーブルの設定などで、特定のデータ・エリアを、絶対アドレスで指定するときなどに使用します。

ソース・プログラム中にこの3種


類のセグメントが混在して記述されても、リンカによりcsegとdsegはそれぞれ順番にまとめられ、asegのデータと命令は、絶対アドレスに指定されます。

リスト9-3のように命令,データと交互に並んでいても,アセンブラはその中から命令部分とデータ部分をそれぞれ結合して,整理することができます(図9-17参照).


■ 16進表示のルーチンを用いてメモリの内容を 表示する

データを16進表示するルーチンを利用して、メモリの内容を16進およびキャラクタとして表示するルーチンを作ります。メモリ中には、プログラムの命令コードとデータ部分があります。命令コードは、16進表示の部分で解釈します。データ部分は、キャラクタとして表示された部分で解釈します。

この機能は、DDTやZSIDのデバッガのメモリ・ダンプの機能と同様のものです。プログラムのアルゴリズムは図9-18に示すようになります。具体的なソー



〈図9-17〉命令コードとデータを共に定義する



ス・プログラムをリスト9-4に示します。前もって定義されたマクロ命令を利用しているので、ソース・プログラムは簡単なものになっています。

*この機能を用い、図9-16の命令を実現する

このように、あらかじめ作成された各種の機能が自

```
; Z80904
                     HLレジスタで示されるアドレスのメモリから、
                     パラメータ n で示されるパイト数だけ16進て
                     表示する
  input hl reg.
        MACRO n
        local Ip1
                     マクロ定義内のラベルをローカル変数とする
        push bc
                     BCレジスタの値をスタックに保存する
        ld b,n
                     表示バイト数をBレジスタにセットする
|p1:
        Id a, (hl)
                     メモリより表示データを取り出す
        prhexb
                     マクロ命令, 16進表示を行う
        inc hl
                     メモリ・アドレスのポインタを進める
       chout '
                     スペースを表示する
       djnz lp1
                     所定の回数繰り返す
       pop bc
                     BCレジスタを元にもどす
       ENDM
                     HLレジスタで示されるアドレスのメモリから、
パラメータ n で示されるバイト数だけ文字デ
ータとして表示する
; input hl reg.
dmpc
       MACRO n
        local lp2,next ← □-カル変数の指定
       push bc
                     BCレジスタの保存
        ld b,n
                     表示文字数をセット
1p2:
       Id a, (hI)
                     メモリから表示データを取り出す
コントロール・コードは"."に置き換えて表示する
       cp 20h
       ir nc, next
        ld a.
next:
       chout a
                     データを画面に表示するマクロ命令
       inc hl
                     メモリ・アドレスのポインタを進める
       djnz lp2
                     所定の回数繰り返す
       pop bc
                     BCレジスタの値を回復する
       ENDM
   HL レジスタで示されるメモリ・アドレスから16バイト分、16進表示および文字タイプとして表示する
dmpm16
       MACRO
       push hl
                     メモリ表示開始アドレスを保存
       dmpx 16
                     16バイト16進表示する
                    'スペースを表示する
       prnt
       pop hl
                     メモリ表示開始アドレスを元にもどす
       dmpc 16
                     16パイト文字として表示する
       porlf
                     改行を行うマクロ命令
       ENDM
   表示開始アドレスを表示してから,メモリのダンプ
を行うマクロ命令
dmp16a
       MACRO
       prhexw
                  表示開始アドレスを16進表示する
       chout ':'
                  アドレスの表示部分とデータの表示部分を
       chout '
                  : 」」で分離する
       chout ' '
       dmpm16
                  メモリ・ダンプのマクロ命令
       ENDM
dumppg
       MACRO n
                    nで指定した行数分メモリのダンプを行う
       local lpp
       push bc
       porif
                    改行を行うマクロ命令
       Id con
                     表示行数をCレジスタへセット
                    16バイト分の16進文字としての表示
Ipp:
       dmp16a
       dec c
                    カウンタを一
       jp nz, lpp
                    カウンタが0になるまで繰り返す
       porlf
                    改行する
       pop bc
                    BCレジスタを保存する
       ENDM
```

由に利用できるマクロ命令を利用して、プログラムの作成を行うと、効率よく進みます。

● CPUの状態表示ルーチンを考える

プログラムを作成するとき、テストをすると最初は思いどおりに動いてくれないのがほとんどです。とくに、アセンブラでプログラムを書いている場合は、絶えず思い違いやうっかりミスに悩まされます。そのような場合、プログラムにいくつかのチェック・ポイントをおき、プログラムの実行がその場所に来たときに、期待どおりの結果であるかどうかを調べるようにします。

ミスがあれば、いずれかの値が期待したものと異なっています。その値の違いから、ミスの原因が容易に推定できる場合がしばしばあります。

リスト9-5に示すマクロ命令は、 プログラムの任意の場所にセットす ることで、その地点でのCPUの各 レジスタの値、フラグの状態を画面 に表示します。

このリスト9-5では、プログラムの内容は表示するだけですので、表示の処理が終了したら次に進んでしまいます。画面へ表示する処理または表示ポイントが多数ある場合は、必要とする画面がスクロールして消えてしまう場合があります。

このため、所定のチェック・ポイントでプログラムの実行をストップさせます。中断されたプログラムは再実行できなければなりません。中断の方法としては、オペレータからの何らかのデータの入力を待つものとします。

中断させずにすべての表示をチェックする方法として、プリンタへの結果の表示を行う方法もあります。この場合、画面表示のマクロchoutをchlstなどという、プリンタへの1文字出力のマクロ命令に変えるだけですみます。

さらに、チェック・ポイントでプログラムが中断されたとき、CPUの状況だけでなく任意のメモリ・エ

リアの内容のチェックが必要となり ます。

次に示す、任意のアドレスからの メモリ・ダンプの処理を組み込むこ とで、より効果的なデバッグ処理が 行えます。具体的な組み込み例は、 次章で示すことにして、ここではメ モリ・ダンプを行うルーチンを示し ます。

メモリのダンプは、任意のアドレスからの表示ができるようにします。 任意のアドレスは、キーボードから オペレータが入力するものとします。 このために、キーボードから入力さ れた文字データを、16ビットのアド レス・データへ変換するルーチンが 必要となります。


● 文字列を得る処理

バッファへ文字列を得る処理は、CP/MのDOSの機能にも用意されています。この機能を実現するプログラムを考えてみます。キーボードから入力された文字列は、256バイトの文字列バッファにセットされます。バッファの構造は図9-19に示すように、1バイト目にはバッファに格納する文字数の最大値、2バイト目には格納された入力文字列の文字数がセットされ、3バイト目から1バイト目で指定された文字数のバッファが続きます。


この文字数は1~FFまでの値です。入力データの修正は、バック・スペース・キーを使用して行います。その他のコントロール・キーの処理が必要だとしたら、図9-20のフローチャートの图の部分にその処理を自由に追加できます。

リスト9-6に、このプログラムの


〈図9-19〉文字列入力バッファの構造



〈図9-18〉メモリ・ダンプの処理



〈図9-20〉文字列入力処理のフローチャート



```
:Z80905
         . 780
         include B: Z80902.LIB
         include B: Z80903.LIB
         include B: Z80904.LIB
         パラメータとしてどの位置でのデバッグ 表示であるかを示す
コメントを与える
debug
         MACRO point
pophl
         macro
                   マクロ命令内でマクロ定義を行うこともできる
         pop hl
         prhexw
         chout
         endm
         push iy
push ix
のレジスタを元の値にもどすた
savreg
push af
ックへ保存する
Push iy push ix push ix して順次取り出し、画面に表示する。 savreg を保存する push af する
マクロ命令 printlf point コメントを表示 printlf 'af bc de
                   af
                        bc
                              de
                                                iv
                AFレジスタの値を16進表示
         pophi
         pophl
                BCレジスタの値を16進表示
         pophl
                DE レジスタの値を16進表示
         pophl
                HLレジスタの値を16進表示
         pophl
                IXレジスタの値を16進表示
         pophl
                IYレジスタの値を16進表示
         perlf
                改行
                    -この部分に中断のマクロを入れ、改善が図れる
         rstreg
                  すべてのレジスタ値を元に
                  ,へくのレンスタ値を元に
もどして,元のプログラムに
もどる。
         pop ix
         pop iy
         ENDM
test:: Id a,41h
         ld h1,3132h
         debug 'debug test'
         jp 0000h
         end test
```

実行の過程および結果をデバッガでチェックした様子 で示しています。

◆ 文字列を16ビットのアドレス・データに変換する

バッファに任意の文字列が入力できるとしたら、その文字列をアドレス・データとして解釈してメモリ・ダンプのスタート・アドレスとする処理を考えます。その処理を, リスト9-7にマクロ命令として定義します。

chrhexは、DEレジスタのO~Fまでの文字型のデータを、バイトの16進数のデータに変換するマクロ命令です。入力データは、大文字を前提としています。そのために、小文字の場合大文字に変換するマクロlowerを用意してあります。

lowerは、小文字データを大文字に変換するマクロ命令です。キーボードからの入力が大文字、小文

```
:780906
        .Z80
        include B: Z80902.LIB
        include B: Z80903.LIB
        include B: Z80904.LIB
chin
                キーボードからの入力を行うマクロ命令.
                CP/M80のBDOSのシステム・コントロ
        savreg
        sysc Olh-ルを利用する
        rstreg
        ENDM
                  バッファの先頭アドレスがHLレジス
タにセットされている
        MACRO
getstr
        local nn0,nn1,nn2
                  レジスタの保存
        savreg
        ld a,(hl) バッファの先頭に入力バッファのリミットがある
                  パッファの次には入力文字数をセットする
        ine hl
                  入力データのバッファへの格納のポインタ
として、DE レジスタを使用する
         Id d.h
        Id e, I
                  Bレジスタに入力パッファのリミットをセットする
         ld b,a
                  Cレジスタに入力文字数が得られる
         1d c,0
         inc de
                  入力バッファのデータ入力域を示す
                  キーボードからの入力マクロ命令
コントロール・キー以外はnnlへ行く
nn0:
        chin
        cp 1fh
        jr nc,nn1
                  バック・スペース・キーのチェック
        cp 08h
        jr nz,nn2パック・スペース・キーでない場合,次に進む
コントロール・
コードの入力
処理部分
                  BSキーの場合のポインタ、入力文字数のカウンタ
        dec de
        dec c
                  入力パッファのリミットのカウンタを一つもどす
         inc b
         jr nn0
nn2:
         cp Odh
                  CRキーの場合,処理を終わるので,リミットを1にして次に進む
        1d b 1
nn1:
         ld (de),a入力データをバッファへ格納する
         inc de
                 ポインタ,カウンタをそれぞれ一つ進める
         inc c
         dec b
         jp nz,nnO b=0でなければ続ける
         ld (hl), c 入力文字数をセットする
         rstreg
                  レジスタを元にもどす
gstrbf MACRO buff,n 文字列の入力パッファもマクロ
Id hl,buff 命令内で定義する
        getstr
        dseg
                 nバッファの最大入力文字数
O入力文字数がセットされる
buff::
        d b
        db
        ds
                 n入力された文字列の格納される場所
        cseg
        FNDM
                        4 バイトのデータ入力の
テスト・ルーチン
        gstrbf buff,4
         jp 0000h
        end test
```

字にかかわらず処理が行えるようになります.

これらを用いて4桁のアドレスをキーボードから得るマクロ命令が、getadrです。

このプログラムを実行すると、内容を表示するメモリのアドレスの入力を要求するメッセッージが、最初に表示されます。 4 桁の16進(HEX)表示でアドレスを入力すると、所定のエリアの内容を表示し、次の処理の指定を要求し停止します。

```
(100H番地からのメモリの状況を表示する
       A>ZSID D:Z80906.COM /
                                 入力文字数のリミット
       ZSID VERS 1.4
       NEXT PC END
       0180 0100 A9FF
                                入力文字数がセットされる
       #D100 -
       0100: C3 09 01 04 00 00 00 00 00 21 03 01 E5 D5 C5 7E
       0110: 23 54 5D 47 0E 00 13 E5 D5 C5 0E 01 CD 05 00 C1
                                                             入力バッファ域
       0120: D1 E1 FE 1F 30 OD FE 08 20 05 1B OD 04 18 E8 FE
                                                                CP/Mへもどるプロクラムの終了部分
       0130: 0D 06 01 12 13 0C 05 C2 17 01 71 C1 D1 E1 C3 00
       0140: 00 61 D0 FE 06 81 80 21 20 98 30 0A C2 A1 CO 07
       0150: 16 0B 45 C3 2E 00 00 02 00 25 C0 C0 12 D3 50 06
                   E
                                 . . %
                                          · , , P
       #L_
                               100H番地から109H番地へジャンプする.
         0100
               JP
                    0109
                                この命令はL80がCP/Mの仕様に合わせて
         0103
               INC
                    B
                               追加した
         0104
               NOP
         0105
               NOP
                         この部分はdsegで定義
         0106
               NOP
                         されたデータ領域
         0107
               NOP
         0108
               NOP
         0109
               LD
                    HL,0103
キーボードから入力する
         010C
               PUSH HL
                            プログラム本体部分
         010D
               PUSH DE
         010E
               PUSH BC
       #P13E /
                           CP/Mへもどる直前にデバッガ(ZSID)に制御を移すため、パス・ポイントを設定
       #G 】 Z80906を実行
       ABCD
       01 PASS 013E 設定されたパス・ポイント通過時に中断
        -Z--- A=44 B=0000 D=0000 H=0103 S=0100 P=013E
              A'00 B'0000 D'0000 H'0000 X=0000 Y=0000 JP
                                                          0000
               再度メモリの内容を表示
                                       入力文字数がセットされている
       #D100
                                                             ABCDがバッファに
       0100: C3 09 01 04 04 41 42 43 44 21 03 01 E5 D5 C5 7E
       0110: 23 54 5D 47 0E 00 13 E5 D5 C5 0E 01 CD 05 00 C1
       0120: D1 E1 FE 1F 30 OD FE 08 20 05 1B OD 04 18 E8 FE
       0130: 0D 06 01 12 13 0C 05 C2 17 01 71 C1 D1 E1 C3 00
       0140: 00 61 D0 FE 06 81 80 21 20 98 30 0A C2 A1 CO 07
       0150: 16 0B 45 C3 2E 00 00 02 00 25 C0 C0 12 D3 50 06
                                       8
       #G / ~
       A>
             プログラムを続行し、CP/Mへもどる
```

分割してプログラムを作成する 機能がM80に用意されている

プログラムの作成という作業は、いまだに手作業に よる一品生産で、工業化されていない部分です。その 生産性の低さを改善するために、ソフトウェア・エン ジニアリングの立場で、いろいろな提案が行われてい ます。

その中の有効な手段の一つとして、プログラムのモジュール化があります。それぞれの機能ごとにプログ

ラムを作成し、個々のプログラム・モジュールの機能 を明確にして、その機能を利用できるようにします.

今までに述べたマクロ命令の使用も,モジュール化の一つです。

ここでもう一度, M80を用いてプログラムを作成する方法を振り返ってみます。

図9-21に示すように、ソース・プログラムからRE Lのエクステントの付いたリロケータブル・オブジェクトが作られます。このリロケータブル・オブジェクトは、プログラムのモジュール化を行い、その状況に

```
: 780907
           .z80
           include B:Z80902.LIB include B:Z80903.LIB include B:Z80904.LIB include B:Z80905.LIB include B:Z80906.LIB include B:Z80906.LIB include B:Z80906.LIB include B:Z80906.LIB
           MACRO
                        英字の小文字を大文字に変換するマクロ命令
lower
           local je
          cp 'a'
                          a~zの文字コードのとき,AND命令によって
                        D5ビットをOにする.
           jr c,je
           op 7bh
           jr nc, je
                          CP Sて A<Sのとき:キャリ ON
                                         A≧Sのとき:キャリ OFF
           and OdfH
                     ラベルをこのように付けることで、マクロ命令が展開されたとき、
ラベルは次の命令を示す
chrhex MACRO
           local next, next2
                          下位データから変換する
            ld a,e
           lower
                        0~9までは下位4ビットのみ取り出す
           ср ЗАН
           jr c,next A-Fは文字コードが41H-46Hで,これに9e add a,09h 加算し、下位4ビットを取り出す
           and Ofh
next:
                         変換結果をEレジスタに保存する
           ld e,a
           ld a,d
                          上位データを取り出す
            lower
           cp 3ah
            jr c,next2
            add a,09h
           and Ofh
next2:
                           下位4ビットと上位4ビットを入れ替えるマクロ命令.
            shift4
                           保存してあった下位4ビットのデータを加算して,結果をAレジスタに得る
            add a,e
           ENDM
                                 4バイトの文字データを入力バッファ
buffへ得るマクロ命令
getadr
           MACRO
           gstrbf buff,4
            push ix

      push ix
      インデックス・レジスタへパッファの先頭アドレスbuff

      ld ix,buff
      をセットする

      ld d,(ix+2)
      パッファ中の所定の位置のデータを取り出す

      ld e,(ix+3)
      小文字の場合,大文字に変換するルーチンで処理し、

      chrhex
      DEレジスタヘデータをセットし、文字データをパイト・

           |d h,a データに変換する
|d d,(ix+4) 16ビット・データなので、4桁の16進文字表示となる。
|d e,(ix+5) したがって、再度バイト・データの変換を行う
           chrhex
           ld I,a
           pop ix
           ENDM
           CSAG
test::
           printlf ' key in address 'メッセージ表示
                             キーボードから4桁の16進表示のデータを入力し、HLレジスタに結果を得る
           getadr
           dumppg 12
                              ルレジスタで示すアドレスから、1行16パイトとして12行
分のメモリの内容を表示する

      Printlf ' next or end ^C '
      分のメモリの内容を表示

      chin
      メッセージを表示

      cp 03h
      キーボードからの入力が03Hコントロール・キーと

      jp z,0000h
      Cキーのときは処理を終了

         - chin
キーボー
           jp z,0000h
ドからの
入力のマ
          porlf
                        一、改行のマクロ
          jp test
           end test
```

応じて必要なオブジェクト・プログラムを組み合わせて、要求された仕様を満足する、実行可能なプログラムを作成するために、重要な役割を果たしています.

● リロケータブル・オブジェクトは複数のオブジェクトを結合し 実行可能なオブジェクトを 作る機能をもつ

モジュール化されたオブジェクトは、アセンブル時には、実行時にどのメモリ・エリアに配置されるかはわかりません。複数のモジュールと結合し、実行可能なプログラムを生成するには、ジャンプ先、サブルーチンとして定義されたそれぞれの処理ルーチンの呼び先が、プログラムの配置先の変動に応じて変化できるようにしなければなりません。

M80のアセンブル時には、各アセンブル・モジュールごとに、メモリへの割り付けは、次のように配置さ

れます. アセンブルされたオブジェクトの先頭を000H番地として、順番にアドレスがふられていきます. したがって, ジャンプ先などのアドレスは、そのモジュール内での相対アドレスで指定されます.


リンク時にリンカが、実際に配置されるメモリの絶 対アドレスを計算します。

(モジュールの配置先の先頭の絶対アドレス)+(モジュール内の相対アドレス)

と記述することで、モジュールの個々の命令コード配置先が、絶対アドレスで計算されていきます。

この処理で、各モジュールの命令のアドレスは決定できます。しかし、ほかのモジュールの命令やデータを参照する問題は解決されていません。その問題を解決する機能が用意されているので、次に示します(図9-22参照)。

〈リスト9-21〉モジュール化されたプログラムの開発手順



● 各オブジェクト・モジュール間での変数や ラベルの参照方法

アセンブル時には、そのソース・プログラム中にある変数やラベルは、すべて参照可能です。しかし、同時にアセンブルされなかったオブジェクト間では、ラベルや変数などの参照はできません。

これらのオブジェクト・モジュール間の参照の最終 処理は、リンカが行います。そして、ソース・プログ ラムの指定にしたがって、アセンブラは、それらのラ ベルや変数が外部のモジュールを参照するものである ことを、またプログラム中のラベルや変数が外部のモ ジュールから参照可能であることを示します。また、 そのためのアセンブラ疑似命令も用意されています (図9-23参照)。

リンカは、これらアセンブラによって示された情報 に基づき、モジュール間の参照データのアドレスの割 り振りを行います。

● 変数やラベルには大域的なものと、ローカルな有効範囲をもつものがある

これら複数のモジュール間で参照を可能とするため、 ソース・プログラム中で、大域的(グローバル)な変数 であるとの指定と、その変数がほかのモジュールで定 義されていることを示す必要があります。

そのためのアセンブラ命令として、 PUBLICおよびEXTRNの命 令が用意されています。

PUBLIC

このアセンブラ命令は、パラメータとして与えられたラベルまたは変数の名前が、このプログラム・モジュールと同時にロードされるほかのプログラム・モジュールからも、参照できることを示します。

EXTRN

これは、そのプログラムで参照するラベルまたは変数の名前が、ほか

のプログラム・モジュールで定義されていることを示し、アセンブラには、外部のモジュールのものを使用することを示します。実際のアドレスの割り当ては、リンカによるリンク作業のときに行われます。各モジュール間でのラベルや変数の参照は、PUBLIC、EXTRNがそれぞれのモジュールで定義されている必要があります。


プログラムを構造化し分割処理するためには、ラベルなどに有効範囲があり、それぞれのモジュール内にしか影響を与えないということが不可欠な機能です。このことは、アセンブル時のモジュールだけの話でなく、マクロ定義内のみに有効なローカル変数の指定もでき、局所的な使い方もできるように、配慮されています(図9-24参照)。

より容易に大域変数、外部参照を示す方法がある

定義した変数およびラベルが、大域変数およびラベルであることを示す方法として、変数やラベルの後の:を::と二つのコロンで示すこともできます。この方法だと、プログラムのコーディング中のラベルや変数を記述するときに、同時に定義でき便利です。

同様に、そのラベルや変数が外部参照であることを 示す方法として、変数名の後に##の記号を付加する 方法もあります。

〈図9-22〉モジュール化されたオブジェクトの結合



〈図9-23〉ほかのモジュールの変数やラベルの使用するための定義

PUBLIC F</br> F JA: ×× ~

モジュール1


ほかのモジュールからも参 照できるようにするために は、PUBLICを指定する

モジュール2




ほかのモジュールの変数や ラベルを使用する場合は, EXTRNを定義

〈図9-24〉変数、ラベル名の有効範囲



〈図9-25〉 プログラムの各機能 を階層構造化する



取り基本的な機能を表現する部品。 この部分の部品は、より上位の具体的な機能をもつ処理 ルーチンの部品となる

階層化によるモジュール化

実際のアプリケーションで利用される数々の機能を、前もってプログラミングして、それぞれモジュール化 しようとした場合、そのモジュールをどのように構成 するかが問題となります。その一つの解決方法として、階層化構造によるモジュール化があります。

具体的なプログラムの各機能を、図化してみるとわかりやすいと思います。例として、メモリのダンプ・プログラム(リスト9-5のdumppg)の機能構成図を図9-25に示します。

これだけは

L80のスイッチ

知っておきたい


L80のスイッチは、L80の全体動作を制御するものと、リンクの対象となる各オブジェクトに対するも

のがあります。

スイッチ	入力方法	処 理 内 容
R	/R	リセット、処理を誤ったときなど今までの処理をリセットし、最初から処理をやりなおす
E	/E:NAME	リンカの処理を終える。このとき、メモリ中のリンク処理を行ったオブジェクトをディスクに書き出し 新しいオブジェクト・ファイルを作る。NAME が指定されている場合、プログラムの開始場所がNAME となる
G	/G /G:NAME	リンクされたプログラムを実行する。 NAME の指定がある場合、そのアドレスより開始される
N	ファイル名/N	/E./Gの実行時、このスイッチで指定されたオブジェクト・ファイル名としてディスクに保存される
P	/P:アドレス	リロケータブル・オブジェクトとして作成されたプログラム配置の開始番地を指定する
D	/D:アドレス	/Dと併用した場合、コード・セグメントのみ。 /Dでは、データ・セグメントの配置先を示す、ROM、RAM領域の指定などに用いる
U	∕ ʊ	未定義の汎用参照記号(ラベル)をすべてコンソールに表示する
M	/M	プログラム、およびデータ領域の開始、終了番地、定義済みのラベル値、 未定義のラベルをコンソールに表示する
S	ファイル名/S	LIB80などで作成したファイルを指定し、参照することを指示する
Y	/Y	シンボリック・デバッガのためのラベルのファイルを作成する。ファイル名は/Nで、指定したファイル名にSYMのエクステンドとなる
х	/x	インテルHEX製式のオブジェクトを作成する。ファイル名は、/Nで指定したファイル名にHEXのエクステンドとなる

〈図9-26〉マクロ命令。 リロケータブル・オブジェクトの結合

(a) マクロ定義はまえもって定義されている必要がある



ここでは、最大四つの階層構造となっています。上 位のレベルの機能を実現するためには、それより下位 のレベルの各機能を必要とします。

上位のプログラムをアセンブルまたはリンクする場合,下位のレベルの処理ルーチンは完成されており,上位のプログラムによって読み込まれ,結合できるようになっていなければなりません.

また、choutのように、どの機能からも参照されているようなものもあります。このように、広くいろいろな機能の処理プログラムから参照されるような基本となるプログラムは、汎用のライブラリにセットしておくと便利です。

また, 仕事の目的に応じたライブラリも別に用意するようにします。そのためには, それらの階層の関係も明確にしておく必要があります。

● 各プログラム機能の階層状況 に応じて、プログラムのリンク の順番も異なる

各ライブラリに含まれている機能 の階層構造によって, プログラムの 結合の順番が問題になります。

マクロ命令の定義部をまとめて、ライブラリとして別ファイルとすることができます。このソース・ファイルは、いつでもプログラム中に読み込むことができます。このライブラリを読み込む場所は、プログラムの最初もしくは利用される以前とします。

ソース・プログラム中で新たに定 義するマクロ命令の場合も、同様に 利用される以前に定義します。とく に、マクロ内で参照するマクロ命令 は、注意しないとそのマクロ命令の 定義される以前に定義するのを忘れ、 エラーになります。

したがって、階層化されたライブ ラリを結合する場合、レベルの低い 汎用の機能群のライブラリから、こ れらを利用して、より専用化されレ ベルの高い機能をもったライブラリ の順番に読み込み、結合していきま す

リロケータブル・オブジェクトの 結合の順番は、これとは逆になりま

す. つまり、機能の専用化されたレベルの高いものを 先にリンクします。そのとき、その機能が利用してい るほかのモジュールのルーチンが未定義となってしま います。その未定義の機能を、より汎用性の大きい下 位レベルのモジュールの中から選択して、取り出し結 合します。

こうすると、ライブラリ中の多数の機能のうち必要となる最小限の機能のみ、ロード・モジュール・オブジェクトとして結合されます。そのためコンパクトなオブジェクトを作ることができます(図9-26(c))。

各ライブラリの機能を、必要の有無に関係なく結合するモードもリンカはもっています。このモードでリンク作業を行うと、結合の順番は任意でよくなります。しかし、できあがるロード・モジュールは、一般に大きくなります。

この現象は、ラン・タイム・プログラムとして、コンパイラのはき出だすオブジェクトに、よく見られます。

例えば、PRINT "A"と書いた簡単なプログラムでは、アセンブラを用いたら、約10バイトでコーディングできます。しかし、BASICコンパイラのはき出すコードは、約数10Kバイトにもなるのです。これは、たんに文字を出力するためのモジュールでよいところを、三角関数などの演算ルーチンまでも、リンクしてしまっているためです。

リロケータブル・オブジェクトをまとめてライブラリを作り管理するため、ライブラリ・マネージャが用意されています。このライブラリ・マネージャはLIB80と呼ばれ、M80に付属しています。

このLIB80を用いて、各目的に応じたリロケータブル・オブジェクトのライブラリを作ることができます。

■ LIB80はライブラリへのモジュールの追加/削除 の管理機能をもっている

M80では、一度のアセンブル作業で一つのリロケータブル・オブジェクトが作られます。そして、このモジュールは、独立した一つのファイルとなります。順次開発したプログラムのモジュールが増えてくると、いくつかのモジュールを一つのファイルとして管理したくなります。

関連するモジュールを一つにすれば、リンク時の手間も少なくなり、リンクもれも防ぐことができます.

このアセンブラによって作成された1ファイル,1 モジュールのリロケータブル・オブジェクトをまとめて、複数のモジュールを含んだ一つのライブラリ・ファイルを作ります。この処理はLIB80が行います。

この複数のモジュールを含んだファイルから、リンカは必要なモジュールのみ実行型式のオブジェクトへ選択することもできます。図9-27にこれらLIB80の機能を示します。


● マクロ命令とコール命令を併 用してオブジェクトを小さく する

リスト9-5で作成したマクロ命令は、マクロ命令のネスティング(入れ子)が多く行われていますので、ソース・プログラムでは、ステップ数が少なくても、展開されたオブジェクト・コードは大きなものとなります。

同一のマクロ命令を多数使用する 場合,次の条件を前提としてコール 命令を利用することができます(図9-28)。

(1) マクロ命令の定義が少なくとも 4 バイト以上あること.

〈図9-27〉ライブラリ・マネージャLIB80の使い方



A>DIR B:
B: Z806002 REL : Z806003 REL
A>STAT B: .*


Recs Bytes Ext Acc
1 1k 1 R/W B:Z806002.REL
1 1k 1 R/W B:Z806003.REL
Bytes Remaining On B: 239k

A>LIB
*B:Z80LIB=B:Z806002,B:Z806003
*/E

A>DIR B:
B: 2806002 REL : 2806003 REL : 280LIB REL
A>STAT B: *.*

Recs Bytes Ext Acc
1 1k 1 R/W B:2806002.REL
1 1k 1 R/W B:2806003.REL
1 1k 1 R/W B:280LIB.REL
Bytes Remaining On B: 238k

〈図9-28〉使用頻度の高いマクロ命令はサブルーチン化を図る



*上の説明は、パラメータの受け渡しがない場合の例。 パラメータの受け渡しがあるときは、その処理をマクロ命令内で行うようにする。

> (2) コール命令を実行するための22ステートのオーバ ヘッドと、コール命令を呼び出した後、元にもどる ためのRET命令(20ステート分)の処理時間のロス

〈図9-29〉単純にサブルーチンが使用できる場合に おけるメモリの節約の割合

$3 \times n + (m+1) < n \times m$


- ▶ nはプログラム中に現れるマクロ命令の頻度
- ▶ 3はコール命令のための必要なバイト数
- ► mはマクロ命令で展開される命令のバイト数

上記の関係を満足する場合, サブルーチンを使用 する効果がある


右辺一左辺が節約されるメモリのバイト数


〈図9-30〉マクロ命令のパラメータ処理





〈図9-31〉サブルーチンを使用するマクロ定義(1)






が問題にならないプログラムであること。

以上の条件を満たす場合,命令の実行部の展開は一 箇所で行い,処理の必要となる部分にはコール命令を マクロ定義しておきます.処理スピードの点を除けば,

〈図9-32〉図9-31の処理の流れ



全体をマクロ定義するのと同様に処理されます。

コール命令を使用することで節約されるメモリの容量は、図9-29にしたがって計算できます。

● サブルーチン処理をマクロ命令内で定義する 方法

具体的に、サブルーチンを利用するマクロ命令を定

義する方法を説明します。


サブルーチン部分は、プログラム 中に一箇所あればよいので、最初に マクロ命令が利用されたときにのみ サブルーチン部分の展開が行われる ようにします。二回目以降は、サブ ルーチンのコールのみ実行するよう にします。

このためには、マクロ命令の再定義ができる機能を用いています。一度目のマクロ展開時に、サブルーチン部分と同じマクロ命令で、二回目以降に使用するマクロ定義を行います。新しく再定義されたマクロ命令は、サブルーチンをコールする部分だけになっています。

最初のマクロ展開時にも,サブル ーチンをコールする必要があるので,

再定義されたマクロ命令を使用しています。

このように、マクロ命令中にマクロ命令を使用する こともできます。これらの様子を図9-30、図9-31、図9-32に示します。図9-31のサブルーチン部分をジャンプ



しているのは、サブルーチンへはコール命令で入っていかなければならないので、再定義されたマクロ命令部分へジャンプしているためです。

このプログラム中でのマクロ命令の再定義の手法は、 その他にも多くの応用が考えられそうです。検討して みてください。

● コール命令部分とサブルーチン部分を別定義 する方法もある


図9-33に示すように、サブルーチン部分とサブルーチンをコールするマクロ命令部分を、別にコーディングすることで、明解なプログラムとなります。マクロ命令の再定義などというややこしいことを考えずにすみます。

しかし、サブルーチン部分は、マクロ命令の使用の 有無にかかわらず、すべて用意しなければなりません。 また同一の機能を実現するために、二箇所のプログラムの管理を必要とすることは、メインテナンス上もトラブルの元となります。したがって、サブルーチン群は汎用性が高く、基本的な処理であまり変更の必要のないものを選びます。

この方法は、CP/MのBDOSの機能を利用するときなど、システム上、前もって用意されたサブルーチン群の利用などには最適な方法です。また、それぞれのシステムの基本的なI/O処理などを、サブルーチン・ライブラリとしてもちます。

▼クロ命令を使用する場合のパラメータの受け渡しの処理

マクロ命令では、マクロ命令に渡されたパラメータは、アセンブル時に解釈され、ソース・プログラム中



に展開された後、プログラムの命令として処理されます.

このマクロ命令に渡されるパラメータは文字列として扱われ、データ、レジスタ、命令のいずれとも解釈はされません。ソース・プログラム中に展開された後、書式の指定にしたがって、データ、レジスタまたは命令として解釈処理されます。

そのため、パラメータとして数値、レジスタなどと自由に設定でき、応用範囲を広げています(図9-34)。

しかし、マクロ命令を実行部分とコール命令による 呼び出し部分に分けたとき、そのパラメータの受け渡 し方法に注意する必要があります。

コール命令によるデータの受け渡し方法には、レジスタ,スタックまたは特定の共通データ・エリア経由などがあります。これらのうち、全体で共通な特定のデータ・エリアを使用する場合、割り込み処理などで実行中に再度そのマクロが呼ばれたとき、その特定データ・エリアの内容が保証されず、プログラムが正しく動作しなくなる場合があります。

データの受け渡しはスタック経由で行うのが 柔軟性に富む

データの受け渡しは可能な限り,第8章で説明したように,レジスタまたはスタックを利用して行うようにします.

また、メッセージのように、レジスタに納まりきらない場合は、メモリ中のデータ・エリアのアドレスをレジスタ経由で受け渡します。このメモリ・エリアとして、スタックを利用することもできます。

個々のマクロ命令で独自に処理する必要のあるデータ・エリアの場合は、マクロ命令内でデータ・エリアを定義します。定義したデータ・エリア名は、ローカル変数とします。そうすれば、個々のデータ・エリアの独立性は保たれます。

〈リスト9-8(a)〉 マクロ化した 1 文字出力

```
1 文字出力のマクロを
 サブルーチン利用のマクロに変更する
                           MACRO x
                   chout
                           local next
                                         展開された サブルーチン
                           jp next
                                        部分をジャンプするため
                   Ichout::savreg
                           ld e,a
sysc Ø2h
サブルーチン部分となる
                           rstreg
                           ret
                  next:
マクロ命令内で再度
                                         パラメータをAレジスタ
                   chout
                           MACRO x
同じマクロ命令を定
                                         へ移動する処理は,マク
                          ld a/x
call | chout
                                         口定義部で行う
義をし、以後はサブを
ルーチンのコールを
展開するようにする
                          ENDM
                                         最初のマクロの展開時,
                           chout x
                                         サブルーチンを呼び出すため、 再定義された
                           ENDM
                                         マクロ命令を使用する
                  hexaci
                          MACRO
                           local next
                           ir next
                   Ihexac::or @F@h
                          daa
                                         Aレジスタしか使用して
                          add a ØAØH
                                         いないので,レジスタの
                          adc a,40h
                                         保存マクロは使用しない
:: はこのラベルがほかの
モジュールからも参照可
                  next:
能なグローバル変数であ
                          MACRO
                  hexaci
ることを示す.
                                         パラメータの受け渡しが
                          call lhexac-
public lhexacの宣言
と同一な効果がある
                                         ないのでコール命令のみ、
Aレジスタ経由でデータ
                          ENDM
                                         が渡される
```

```
hexaci
                               ENDM
00000
         3E 7A
                      test::
                               ld a,7ah
0002'
         F5
                               push af
                               shift4
0003'
         ØF
                               rrca
0004
         ØF
                               rrca
                                           shift4のマクロの展開部
0005'
         ØF
                               rrca
0006'
         ØF
                               rrca
                                               サブルーチンをジャン
                               hexaci
                                               プするローカル変数で
0007
         18 0/8
                               jr ... ØØØØ
                                               定義した
0009'
         F6 FØ
                     Ihexac::or ØFØh
ØØØB'
         27
                               daa
ØØØC'
         C6 AØ
                               add a.ØAØH サブルーチンの部分
ØØØE'
         CE 40
                               adc a, 40h
0010
         C9
                               ret
0011'
                     . . ØØØØ :
                              ENDM
                                              hexaciの再定義された
0011'
         CD ØØØ9'
                               call lhexac-
                                              マクロ命令
                              chout a
                              jp ..0001
0014'
         C3 ØØ24'
0017'
                     Ichout::savreg
                                           データがAレジスタで受け渡されているので、HL, DE, BCのレジスタは、サブルーチン内でスタックへの保存ができる
0017
         F5
                              push hl
0018'
         05
                              push de
ØØ19'
         C5
                              push be
ØØ1A'
         5F
                               ld e,a
ØØ18'
         ØE Ø2
                               1d c.Ø2h
                              call ØØØ5H マクロsyscの展開部
ØØ1D'
         CD ØØØ5
0020'
         C1
                              pop bc
ØØ21'
         D1
                              pop de
0022'
         E1
                              pop hi
0023'
         C9
                              ret
0024'
                     . . 0001:
                              ENDM
0024'
        7F
                                            2回目以後のマクロ命令の
                              ld a,a
                              call Ichout 展開は、データの受け渡
とコール命令だけとなる
0025
         CD ØØ17'
ØØ28'
         F1
                              pop af
                              hexaci
0029'
         CD ØØØ9'
                              call lhexac
                              chout a
         7F
MM2C'
                              ld a,a
call | chout
ØØ2D'
         CD ØØ17'
ØØ3Ø'
        C3 ØØØØ
                                          CP/M80でのOSへもどる処理
                              jp ØØØØh
```

● サブルーチン利用のマクロ展 開例

リスト9-8は、1 文字出力マクロ命令をサブルーチン化した例です。マクロ命令の定義部には、サブルーチン部分、マクロ命令の再定義などを行っている部分があります。

- ▶ choutは、マクロ命令の説明 で使用していたものをそのまま使用 しています。
- ▶xは出力データを表します。レジスタ,文字コードのいずれでもかまいません。
- ▶ jp nextは, サブルーチン部分をスキップするためです。相対アドレスのジャンプにしなかったのは, 何重にもマクロ命令がネストしている場合, 128バイト以上になることが考えられるからです。ここでは, そんな大きくはならないので jr next でもかまいません。▶1 choutは, サブルーチンのラベル名は大域ラベルとなるように: で定義してあります。
- ▶ nextで、サブルーチンの配置 されたアドレスの次にジャンプして いきます。このnextのラベルは、 このマクロ命令内でしか参照されな いので、ローカル変数の定義をして あります。
- ▶choutで、このマクロ命令の 再定義を行います。最初にマクロが 展開されたとき、ここで再度自分自 身を定義しなおします。
- ▶文字出力のため、再定義したマクロ命令を記述して処理を終わります。マクロ命令とサブルーチンを組み合わせた、1文字出力のマクロ展開は上述のようになり、二回目以降の展開は、リストにあるように、デー

タの受け渡しとサブルーチンのコー

◆ 外部サブルーチン・コールの例

ル命令だけが展開されます。


リスト9-9~リスト9-12では、外部サブルーチン化されたライブラリの例を示します。

〈リスト9-8(b)〉 test:: ld a,7ah push af 実行テスト・プロ shift4 最初の展開ではサブ グラム hexaci* ルーチン部分も展開 される chout a pop af この部分ではサブルーテン hexaci **∫部分は展開されない** chout a jp ØØØØh

〈リスト9-9(a)〉文字出力マクロの外部サブルーチン化

```
agaa.
                      Ichout::savreg
adda.
         E5
                               push hl
0001'
         D5
                                            savregの展開部分
                               push de
0002'
         C5
                               push bc
ØØØ3'
         SE
                               ld e,a
                               sysc Ø2h
gaga.
        0F 02
                               1d c, Ø2h
                                           SVSC O2Hの展開
ØØØ6'
         CD ØØØ5
                               call ØØØ5H 部分
                               rstreg
0009'
         C1
                               pop bc
ØØØA'
         D1
                               pop de
                                           rstregの展開部分
ØØØB'
         E1
                               pop
                                   hl
ØØØC'
         C9
                               ret
```


〈リスト9-9(b)〉リスト6-2(a)のアセンブル・リスト



〈リスト9-10〉 文字コードの変換 ルーチンのモジュ ール化

```
agag.
         F6 FØ
                          Ihexac: : or ØFØh
0002'
         27
                                   daa
0003'
         C6 AØ
                                   add a ØAØH
0005
                 モジュール化されたプ
         CE 4Ø
                ログラムの入力の名前は必ず大域(グローバ
                                   adc a, 40h
0007'
         09
                                   ret
                 ル)変数にする
                                   end
```

〈リスト9-11〉外部サブルーチンを呼び出すマクロ命令



〈リスト9-12〉外部参照のプログラム例



リスト9-9は、1文字出力の処理 プログラムをサブルーチン化してい ます。ソース・プログラムとアセン ブル・リストを示します。

リスト9-10は、ASCIIコードと16 進(HEX)表示の変換処理を、サブ ルーチン化したものです。それぞれ 別ファイルとしてアセンブルしたの は、後で、LIB80による複数のモジ ュールをもったライブラリ・ファイ ルのテストをするためです。

リスト9-11で、外部サブルーチンをコールするマクロ命令を定義します。 このマクロ命令のみでライブラリ・ソース・ファイルを作っています。

リスト9-12で、これらのマクロ命令を用いたテスト・プログラムを作り、動作およびメモリ配置の様子を調べます。このプログラムを実行するには、外部サブルーチンを必要とします。そのため、リスト9-9のプログラムをリンクします。

■ LIB80はリロケータブル・オブジェクト・モジュールの結合などのメインテナンスを行い、ライブラリを作る

このリンク時に選択/結合のテストを行うため、まずリスト9-9とリスト9-10のプログラム・モジュールをLIB80で結合し、複数のモジュールをもったライブラリ・ファイルを

别冊 1ランジスタ技術 3/

Let's master 8086 神崎 康宏著

B 5 判 256頁 2 色刷 定価1800円(税別) 送料260円

本格的に8086を使いこなすためには、8086のハードウェアを理解した うえで、ソフトウェアを書かなくてはなりません。本書では、前半にお いて8086の基本的なハード&ソフトを理解します。後半では、MS-DO S上のツールによって、プログラミングを学んでいきます。

従来、わかりにくくて使い込なすには時間のかかる「割り込み」の技術を、高級言語を用いて直感的に処理の内容を理解できる構成をとっています。 また、ターボ・バスカルで用いることのできるグラフィック・ライブラリの作り方を通じて、プログラムの開発の手順を示します。

一**好評発売中**

§ 1 8086の基礎

§ 2 8086のハードウェア

§3 8086のアーキテクチャ

§ 4 8086のアセンブラ

§ 5 8086ボード・コンピュータの 製作

§ 6 CP/M86の移植

§ 7 割り込み処理の具体例

§ 8 ターボ・バスカルによるグラフィックLIOの利用

§ 9 通信プログラムの美例

§ 10 ライブラリとデバッガの使い方

CQ出版社

〒170 東京都豊島区巣鴨1-14-2 ☎03(947)6311 振替 東京0-10665

作成します。これらのプログラムの 関係は、図9-35に示すようになって います。

このライブラリ・ファイルと,リスト9-12をアセンブルしたリロケータブル・オブジェクトとで,リンク時のモジュールの選択/結合のテストを行います.


その様子を図9-36に示します.選択のパラメータ/Sを指定した場合と,しなかった場合のプログラムの大きさを比較しています./Sを指定していない場合,リスト9-12で使用していないコードの変換ルーチンも含まれています.

本章では、プログラムを分割し構造化する方法の説明をしました。この方法は、汎用のコンピュータ・システムでプログラム作成の生産性を上げるために提唱されている方法のひとつです。

これらソフトウェアの生産性向上の努力は、ソフトウェア・エンジニアリングという一つの分野が形成されるまでになっています。現在、コンピュータ・システムに占めるソフトウェア費用は、ますます増大しています。今後も生産性向上の手法は多く発表されるでしょう。

ソフトウェアの作成は, コーディングのテクニック以上に保守も含めた生産性の向上のための考慮が必要になっています.

〈図9-35〉 LIB80でライブラリを作る



```
〈図9-36〉ライブラリからのモジュールが選択される様子
                             Z80LIBより必要なモジュールのみ選
D>A:L80 Z809Ø12,Z80LIB/S,Z809Ø12S/N/E
Link-80 3.43 14-Apr-81 Copyright (c) 1981 Microsoft
                                   プログラムは0103H~011DH
Data
        0103
                011E
                                   に配置された
40972 Bytes Free
                            Z806058はリンク作業によって作られる
オブジェクト名. / N/Bでオブジェクト
をディスクに保存してOSへもどる
[0103
        011E
                    1]
D>A: ZSID Z809Ø12S.COM
ZSID VERS 1.4
               ZSIDによって作られたオブジェクトの内容を確認する。
必要なモジュールのみ結合されている
NEXT
     PC
         END
0180 0100 A9FF
#D100,130
0100: C3 03 01 3E 41 7F CD 11 01 3E 42 CD 11 01 C3 00
0110: 00 E5 D5 C5 5F 0E 02 CD 05 00 C1 D1 E1 C9 00 C1
0120: 68 B8 59 31 D0 00 0C 98 86 90 9E AA A9 38 00 00
      h
            Y 1 .
                                             8
0130: 85
# ^ C
D>
                 /Sの選択パラメータを指定しない
D>A:L80 Z809012, Z80LIB, Z809012/N/E
Link-80 3.43 14-Apr-81 Copyright (c) 1981 Microsoft
        0103
Data
                0126
                             35>
```

#^C D> B

#S100 -

#\$10A

010D DB 010E 21 15 -OIOF CB .

#S113

#A116 -0116

0118

011B

011E

0121 0124 0127

0128 NOP

0129

#L116,128

0116

0118 011B

0121 LD 0124

0127 0128

0129

0102 01 .

01 PASS 0116

#G100 -

*0118-

#T4 -

#T -

*010A (C) -- H. (

#P127

0100 00 C3 0101 00 03 0102 00 01

0103 DB 0104 21 15 -0105 CB .

010A D3 010B 20 14 010C C9

0113 DB 0114 20 14 -0115 C9

LD C,41 CALL 103 CALL 10D

JP 0000 LD BC,4243 LD HL,4445 NOP

LD C,41 CALL 0103 CALL 010D

0000 BC,4243 HL,4445

#**S100** 0100 C3 0101 03 16

JP LD 011E

NOP (

NOP

0116 31

CP/Mに属するデバッガにはDDTと呼ばれるものがある。しかし8080A 用のために、Z80独自の命令の処理はできない、Z80の命令を処理する には、ZSIDを使用する。 コマンドはDDTとほとんどが共通である。

Z80用デバッガZSIDの使用法

最後になりましたが、プログラムを完成させる途 中では、デバッグの作業が長時間にわたることがあ ります。ZSIDは、Z80専用のデバッガで、よく使わ れるツールです。

ここでは、主に使われるコマンドの使用例を、ト レースしながら示していきます(Aから始まる)。

直接機械語で書

テスト機のI/Oデバイス

のアドレスが異なって いるので、Sコマンドで

I/O命令のアドレス部分

の終了を指示する

ピリオドは,セット・コマンド

レスを指定する

Aコマンドの

指定内容をL コマンドで確 認する

#P DDTの場合はPコマントかないがし、Gコマントの 01 0116 のパラメータとして、停止するアドレスを設定する。ア 01 0127 なしのPコマンドは設定されたパス・ポイントを示す

Gコマンドでは,指定されたアドレスから,

プログラムを実時間で実行する

-I A=85 B=0041 D=0000 H=0000 S=00FE P=0109 -- A'00 B'0000 D'0000 H'0000 X=0000 Y=0000 LD

たアドレスが順次指定されたニモニ に対応する機械語でうめられていく

を書き換えている

て行う

き込む

着である。 ZSID(DDT)の処理の対象となるファ 、地の指定、コマンドのパラメータと D>A:2SID Z80904.COM -イルの指定、コマンドのパラメータ して示す方法と、ZSIDのI、Rコマン による方法がある ZSID VERS 1.4 NEXT PC END 0180 0100 A9FF * ZSIDのプロンプト 一の表示がある 場合,コードの下 表示開始アドレス に文字としての 表示は行わない 表示終了アドレス Dコマンドは、指定されたスタート のメモリの内容をコンソールに表示 する D>A:ZSID ZSID VERS 1.4 #-D100,180 -0100: 01 F9 21 C3 3D 01 43 4F 50 59 52 49 47 48 54 20 01100: 28 43 29 20 31 39 37 37 2C 20 44 49 47 49 54 41 0170: E6 07 C2 7A 01 E3 7E 23 E3 6F 7D 17 6F D2 83 01 Sコマンドは、指定 されたアドレスか 0180: 1A ら1パイトずつ順 表示アドレス 次指定された内容 メモリの内容の16進表示 を書き込む、データ ZSID(DDT)の終了は、^C またはGOで終わる。 の指定は16進表示 Bへ続く Fコマンドは、 開始アドレスと終了アドレスで示された メモリに、3番目のパラメータで示された内容を書き込む、 ここでは、100H番地から130H番地まで00Hを書き込んだ 3番目のパラメータで示された内容を書き込む。 #F100,130,00 Aコマンドはアセンブル命令で、指定され #M0,80,100 - Mコマンドは、メモリの内容の移動、ここでは、0番地か (580H番地の内容を100Hから180Hまでに書き込む 0100: C3 03 DA 00 03 C3 00 AA 16 02 AF D3 F9 7A D3 FA コール命令,ジャンプ命令は,直接アド 0110: CD 2C 00 14 7A FE 1B 20 F4 1D 28 0D 16 01 21 00 340: 00 DA 80 04 19 00 02 00 19 00 DA 3F 80 0F DE #1280904.COM のないDコマンドではメモリの内容に対応する文字 ードを表示する。対応する文字がない場合は"."ピリ ドを表示する NEXT PC 0180 0100 APFF コマンドでメモリに読み込むファイルを指定する 1コマンドで海にはない。 コマンドで海にはない。 1コマンドで指定されたファイルをメモリに読み込むの6 0100: 00 00 00 B 21 CB 47 28 FA 79 D3 20 C9 DB 21 CB NEXT Pコマンドは、プログラムの実際を中断するポイントを 設定する。 ポイントは、アドレスとして指定する。このアドレスは、 必ず命令の第1バイト目のアドレスでなければならない 0110: 4F 28 FA DB 20 C9 31 03 25 B6 21 65 93 C5 OF A6 0 (. 0120: D8 8 Lコマンドは、指定されたアドレスから順次命令コードと解釈して対応するニモニックを表示する。つまり逆アセンブルを行う・データ部分などでは、データも命令の一を、さして解釈し、対応するニモニックをうを表するので意味のない文字が表れる。 Lコマンドで指定するアドレスは、命令コードの1パイト目を指定しないと正しい結果とならない DDTの場合はPコマンドがないので、Gコマンドの2番目以降 #L100,116 NOP 0100 0101 NOP 0102 NOP 0103 IN A,21 0,A Z,FA A,C 20,A 0105 BIT 0107 JR 0109 I.D 010A OUT 入力データの情況の確認が A,15 ---- A'00 B'0000 D'0000 H'0000 A=0000 I=0000 I A A,IS
----- A'90 B'0000 D'0000 H'0000 X=0000 Y=0000 BIT O,A
----- A'00 B'0000 D'0000 H'0000 X=0000 Y=0000 JR Z,F/ Z,FA 〈ステップ数を指定しない場合,1ステップだけ実行して終わる〉

151

疑似命令	記 述 形 式	脱明
●ニモニックの指	定	
Z80	.Z80	Z80のニモニックを使用することを指示
8080	.8080	8080のニモニックを使用することを指示
アセンブラの制行	卸	
ASEG	ASEG	アドレスを絶対アドレスで設定する
CSEG	CSEG	命令コード領域のアドレスを相対アドレスで設定する
DSEG	DSEG	データ領域のアドレスを相対アドレスで設定する
COMMON	COMMON/name/	コモン領域のアドレスを相対アドレスで設定する
ORG	ORG exp	ロケーション・カウンタの値をexpに設定する
PHASE	.PHASE exp	.PHASEから.DEPHASEの間のプログラムを、式 exp で指
5	<pre></pre>	した絶対番地からのプログラムとしてアセンブルすることを指
DEPHASE	DEPHASE	プログラムとしてアセンブルすることを指定
COMMENT	.COMMENT デリミタ text デリミタ	任意の区切り文字デリミタで囲んだテキスト文textをコメント して指定する
INCLUDE	INCLUDE fname	INCLUDE, \$INCLUDE および MACLIB は同じ意味をも
\$INCLUDE	\$INCLUDE fname	その記述位置に指定したインクルード・ファイル fname を読み
MACLIB	MACLIB fname	み、展開することを指定する
RADIX	.RADIX exp	式 exp の値として 2, 8, 10, または16を指定することで、基数表
		を省略した場合の数値型式を指定する
END	END [exp]	プログラムの終了を指定する。式 exp は、必要に応じて実行開
		番地を指定する
●シンボルの定義		
EQU	label EQU exp	式 exp の値を不変値として定義
SET	label SET exp	SET, ASET, および DEFL は、同一の意味をもち、式 exp の
ASET	label ASET exp	を可変値として定義する
DEFL	label DEFL exp	
●データの定義と令		
(DB	[label] DB exp [,exp]	DB, DEFB および DEFM は、メモリ上にバイト定数を定義す
	[label] DB string [,string]	DEFBは式 expの値を、DEFMはASCII 文字コードstringの
DEFB	[label] DEFB exp [,exp]	を定義する。DBはどちらも定義可能
DEFM	[label] DEFM string [,string]	E CAN TO BE TO STORE THE
DC	[label] DC string	メモリ上に文字列定数を定義し、その最後の1バイトのMSB
		にする
DW	[label] DW exp [,exp]	DW および DEFW は、同一の意味をもつ、メモリ上に、ワー
DEFW	[label] DEFW exp [,exp]	(2バイト)定数を定義する
DS	[label] DS exp [,value]	DSおよびDEFSは、式 expの値によって指示した大きさのメ
DEFS	[label] DEFS exp [,value]	リ領域を確保し、valueに指示した値で初期設定する
リスト出力の制御		「 Mode The Real Control Cont
PAGE	PAGE [exp]	PAGE および \$EJECT は、改ページを指示する。式 expの値
\$EJECT	\$EJECT [exp]	
TITLE	TITLE text	よって以後の1ページの印字行数を指定する タイトルを指定する
SUBTTL	SUBTTL text	
\$TITLE	\$TITLE ('text')	SUBTTL および\$TITLE は同一の意味をもち、更新可能な ブタイトルを指定する
LIST	LIST	アセンブリ・リストの出力指定
XLIST	XLIST	アセンブリ・リストの出力の抑止を指定する
PRINTX	.PRINTX デリミタ text デリミタ	
		任意の区切り文字デリミタで囲んだテキスト文 textをコンソー に出力する
LFCOND	LECOND	条件付きアセンブリで、偽条件となった本体のリスト出力指定
SFCOND	SECOND	偽条件となった本体のリスト出力の抑止指定
TFCOND	TECOND	偽条件となった本体のリスト出力/抑止の指定を反転する
LALL	LALL	マクロ展開のリスト出力指定
XALL	XALL	マクロ展開のコード生成文のリスト出力指定
SALL	SALL	マクロ展開のリスト出力の抑止指定
CREF	CREF	クロス・リファレンス情報の出力指定
XCREF	.XCREF	クロス・リファレンス情報の出力の抑止指定

疑似命令	記述形式	説明
●リンケージ・エテ		DZ *91
NAME	NAME ('name')	T 12 11 / 12 / 12 / 12 / 12 / 12 / 12 /
REQUEST	REQUEST fname [,fname]	モジュール名nameを指定する(先頭6文字まで有効)
EXT		リンク時に参照するファイル名を指定する
EXTRN	EXT symbol [,symbol]	EXT, EXTRN および EXTERNAL は、同一の意味をもつ。
EXTERNAL	EXTRN symbol [,symbol]	ペランドに指定したシンボルがほかのモジュールを参照(外部
BYTE EXT	EXTERNAL symbol [,symbol]	照)することを定義
BYTE EXTRN	BYTE EXT symbol [,symbol]	BYTE EXT, BYTE EXTRN, BYTE EXTENAL(は同一の)
BYTE EXTERNAL	BYTE EXTRN symbol [,symbol]	味をもつ。シンボルsymbolがバイトの値をもち、外部参照であ
PUBLIC	BYTE EXTERNAL symbol [,symbol]	ことを定義
GLOBAL	PUBLIC symbol [,symbol]	PUBLIC, GLOBAL, ENTRY は同一の意味をもつ。シンボバ
ENTRY	GLOBAL symbol [,symbol]	symbolがほかのモジュールから参照されることを定義
	ENTRY symbol [,symbol]	
●マクロ		
MACRO	name MACRO 𝓕ξ- [, 𝓕ξ-]	本体macrobody に記述したプログラムを、name で指定したマク
	<macrobody></macrobody>	名ダミーでマクロ定義する
	ENDM	
REPT	REPT exp	本体body に記述したプログラムを, expで指定した回数だけ繰り;
	<body></body>	し展開する
	ENDM	
IRP	IRP dummy, (parameters)	カンマで区切ったパラメータを順にdummyと置き換えながら、
	<body></body>	の文字数だけ本体bodyを繰り返し展開する
	ENDM	
IRPC	IRPC dummy, characters	指定した文字列を順に一文字ずつdummyと置き換えながら、その
	 body>	文字数だけ本体bodyを繰り返し展開する
	ENDM	
ENDM	ENDM	マクロおよび繰り返し定義の終了指定
EXITM	EXITM	マクロ展開および繰り返しの打ち切り指定
LOCAL	LOCAL dummy [dummy]	dummyによってマクロ内ラベルを指定する。 記述は必ずMACR(
		疑似命令の次の行にする
●条件付きアセンブ	y .	
IF ×	××× COND [argument]	指定した条件××××が真のとき、以後の本体bodyをアセンブリ
<bod< td=""><td></td><td>する(そうでない場合は、以後の本体bodyをアセンブルする)</td></bod<>		する(そうでない場合は、以後の本体bodyをアセンブルする)
[ELS	E	する(で)ではい場合は、以後の本体Dodyをアセンブルする)
<bod></bod> bod/	y>	
END	IF ENDC	
IF	IF exp	式 exp の値 = 0 のとき 真
IFT	IFT exp	式 exp の値 = 0 のとき 真
COND	COND exp	式 exp の値 + 0 のとき 真
FE	IFE exp	式 exp の値= 0 のとき 真
FF	IFF exp	式 exp の値= 0のとき 真
F1	IF1	アセンブラがパス1のとき真
F2	IF2	
FDEF	IFDEF symbol	アセンブラが パス 2 のとき 真
FNDEF	IFNDEF symbol	symbol が定義ずみのとき 真
FB	IFB (argument)	symbol が未定義のとき 真
FNB	IFNB (argument)	ナル(null)引数のとき 真
FIDN	IFIDN (arg 1), (arg 2)	ナル(null)引数でないとき 真
FDIF	IFIDN (arg 1), (arg 2) IFDIF (arg 1), (arg 2)	二つの引数(arg 1, arg 2) が同一のとき 真
CLSE	ELSE	二つの引数(arg 1 , arg 2) が異なるとき 真
CNDIF	ENDIF	条件の評価が偽のとき、以後に続くプログラムをアセンブルする
CNDC		IF ××××で開始した条件アセンブリを終了指定する
	ENDO	CONDで開始した条件アセンブリを終了指定する

8048クロス・アセンブラ



マクロ命令の実際の応用として、8ビット・ワンチップ・マイコンの代表的IC 8048のクロス・アセンブラの具体的作成法を示します。

イベント・カウンタ:8048は、1個のカウンタがあり、プロセッサに特別の負担をかけることなく外部の事象をカウントしたり、正確な時間遅延を生成するとき使用される。

ネスト:同一機能の命令, サブルーチンなどが, 一つのプログラムの中に繰り返し組み込まれること. 入れ子ともいう. たとえば, IF文の中に再び IF文を組み込む場合など.

アーギュメント (引数):マクロ定義で、マクロ命令 (呼び出し側) からマクロ定義内部 (呼び出される側) に情報を受け渡すのに使われる変数。

オブジェクト・ファイル:ソース・プログラムをアセンブラおよびコンパイラ(翻訳プログラム)で翻訳されて出力される目的ファイルのこと。

カレント・ページ:8048では、プログラム・メモリは2048語ごとにメモリ・バン クロ、1 に分割されている。さらにその中はページ(256語)に分割されている。その実行中の命令があるページのこと。

最近,小規模なシステムでもマイクロプロセッサが使われていますが、Z80や8085Aでは大きすぎる場合もあります。そんなとき8048シリーズ(8748,8035)などの1チップ・マイコンを使用すれば、ハードウェアを小さくでき、経費も節約できます。そのような関係で、1チップ・マイコンの需要も増えています。

そこでアセンブラの問題ですが、CP/Mのもとで使えるクロス・アセンブラ(MAC48, XASM48)などのアセンブラも市販されていますが、ここでは一般的に知られているMACRO80のマクロ機能を使用した、8048のクロス・アセンブラを作りましたので解説します。

8048について

● 概要

8048は、インテル社の1チップ・マイコンで、いくつかのバージョンがあります。その一覧表を表10-1に示します。

8048は、次のような機能をもっています。

- ▶8 ピット CPU
- ▶ 1 K/2 K×8 ROM プログラム・メモリ
- ▶ 64/128×8 RAM データ・メモリ
- ▶8ビット×2 I/Oポート

〈表10-1〉MCS48ファミリ


型名	機	能
8048	1K×8 マスクROM	64×8RAM
8748	1K×8 EP-ROM	$64 \times 8RAM$
8035	外部 ROM	$64 \times 8RAM$
8049	2K×8 マスクROM	$128 \times 8RAM$
8749	2K×8 EP-ROM	128×8RAM
8039	外部ROM	128×8RAM

- ▶8ビット×1 データ・バス
- ▶8ビット タイマ/イベント・カウンタ
- ▶ 1レベルの外部割り込み
- ▶2本のテスト入力線
- ▶クロック発振回路

その他、必要があればプログラム・メモリを最大4 Kバイト、256バイトの外部データ・メモリを拡張でき、また8080系の周辺チップを簡単に接続できます。命令は、1 ないし 2 マシン・サイクルで実行され、細く分類すると216の命令があり、約80%が1バイト命令です。したがってプログラム・メモリを効率良く使用でき、かつ高速性を合わせ持っています。

● アーキテクチャ

プログラム・カウンタは、図10-1のように12ビット構成され、最上位ビット (A_{12}) はメモリ・バンク0,1を示し、SET MB×命令により選択されます。 (A_{10})



ワード(PSW)

Sn~S2→スタック・ポインタ BS→レジスタ・バンクの状態 $F_0 \rightarrow 7 = 70$ AC→補助キャリ CY→ + ヤリ

~A₈)はページを示し、(A₇~A₀)はカレント・ペー ジ・アドレスを示しています。プログラム・カウンタ はリセット信号で"0"に初期設定されます。

プログラム・メモリは、マスクROM(8048/8049)、 EP-ROM(8748/8749), 外付けROM(8035/8039)のバ ージョンがあります。プログラム・メモリには、次の 三つの特別な番地があります。

- ▶ 0番地:リセット入力によって,0番地からの命令 を実行する。
- ▶3番地:割り込み信号を受け付けると,3番地から 始まるサブルーチンへジャンプする.
- ▶7番地:タイマ/カウンタのオーバフローによる割 り込みを受け付けると、7番地から始まるサ ブルーチンへジャンプする。

プログラム・メモリは命令を格納するだけでなく。 定数を格納することもできます。 MOVP命令,および MOVP 3 命令を使用して、定数を参照します。 MOVP命令は、MOVP命令のあるカレント・ページ・ アドレスをアクセスし、そのデータをAレジスタに取 り込みます。MOVP3命令は無条件にページ3が参 照され、3ページをデータ・テーブルとして活用でき ます。

内部データ・メモリ、および外部データ・メモリの アドレス指定は、Roレジスタ、R,レジスタのどちらか で、間接アドレス指定されます。外部データ・メモリ はMOVX命令でアクセスします。

内部データ・メモリは図10-2のように構成されてお り, 下記にその内容を示します。

- ▶ 0~7番地:レジスタ・バンク0のとき。0~7番 地がワーキング・レジスタ(R₀~R₇)として直接アド レスすることが可能。
- ▶8~23番地:2バイトを1組として8レベルのスタ ックとして使用される。
- ▶24~31番地:SET RB1命令でレジスタ・バンクと



アドレスの値は,10進表示

なり、 $24\sim31$ 番地がワーキング・レジスタ($R_0\sim R_2$) として使用される。例えば、バンク1を割り込み処 理で使用し、バンク0をメイン・ルーチンで使用す れば、SET RB×命令で即座にレジスタの内容を 退避,復活できる。

- ▶32~63(127)番地:汎用のRAMとして使用され, レジスタRo,レジスタRiにより間接アドレスと指定 される。また0~31番地を汎用RAMとして使用す ることもできる.
- ▶外部データ・メモリ:汎用のRAMで、MOVX命令 により、レジスタRo,レジスタRoで間接アドレス指 定される.

プログラム・ステータス・ワード (PSW) は図10-3の ように8ビットのステータス・ワードであり、Aレジ スタを通して内容の交換ができます。PSWの各ビッ トは, 下記のように定義されています。

- ▶ビット0~2:スタック・ポインタ(S₀,S₁,S₂)を示 す。
- ▶ビット3:未使用。
- ▶ビット4:ワーキング・レジスタ・バンクの状態を 示す。

"0" = n > 2 0, "1" = n > 2 1

- ▶ビット5:ユーザによって制御されるフラグ 0 (F₀)
- ▶ビット6:補助キャリ(AC)を示し、ADD命令で発 生し、10進補正命令DAAで用いられる。
- ▶ビット7:キャリ・フラグ(CY)を示し、前の演算に よって、アキュムレータにオーバフロー が発生しているかどうかを示す。

● 命令セット

8048は上記のように、すべての命令が1ないし2バイトで、その約80%が1バイト命令になっています。また8080Aの論理演算では、アキュムレータに対してのみ使用できますが、8048の場合I/Oポートも対象になります。従ってコントローラの応用に必要な、I/Oポートに対するビット単位の処理を1命令で実行できます。

「サンプル」

ORI PI,OIH :PORTI BITO SET ANI PI,OFEH :PORTI BITO RESET

このように、8048は大変効率よくプログラム・メモリを使用できます。8048は、データ転送命令、演算命令、フラグ操作命令、分岐命令、タイマ命令、マシン制御命令、I/O命令などがあります。その詳細はSAMPLEプログラムかマニュアルを参照してください。

● マクロ・アセンブラとは

マクロ・アセンブラが通常のアセンブラ(例えば、CP/Mに付属しているASMなど)と違うところは、マクロ定義機能をもっていることです。マクロ定義とは、次のようなものです。あらかじめCPUの命令と疑似命令を使用して処理の内容を記述しておきます。そして、定義したマクロに対して名前を付けておくと。マクロに付けた名前をアセンブラ・プログラムの新しい命令として書くことができます。従って、いろいろなマクロを定義しておくことにより、プログラミングを容易にすることができるわけです。

例として、REPEAT-UNTILなどのプログラム制御機能をマクロ定義すれば、構造化プログラミングが可能となり、大変見やすいソース・プログラムを書くことができます。極端な話しですが、ソース・プログラム=ドキュメントとすることも可能です。また1チップ・マイコン(8048など)の命令をマクロ定義すれば、クロス・アセンブラを作ることも可能です。

MACRO80について

MACRO80はマイクロソフト社のアセンブラで、強力なマクロ・アセンブラです。マクロ機能のほかに、いろいろな疑似命令をもっています。

● 疑似命令

疑似命令とはマイクロプロセッサではなくアセンブラに対する指示です。ここで今回のクロス・アセンブラで使用した疑似命令の一部をまとめてみます。

▶INCLUDE

INCLUDEステートメントの位置に、ほかのファイ

ルを挿入します。

「サンプル」 INCLDE 8048.LIB

クロス・アセンブラ用のマクロを定義し、一つのファイルとしてディスクにセーブしておき、ソース・プログラムの先頭にINCLUDE 8048、LIBとすることにより、MACRO80が8048クロス・アセンブラとなります。

▶ SET/DEFL/ASET

アーギュメントで指定した〈式〉の値に〈シンボル〉を割り当てます。

「サンプル」 FLG SET O

SET命令は、EQU命令と違い再定義することができます。従って、アセンブル時の制御フラグとして使用することもできます。例えば、

「サンプル」
ERR DEFL O
ERROR MACRO X
PRINTX <X>
: ERR DEFL ERR+1:

このように、ERRORマクロが呼び出されるごとに、 ERRをインクリメントします。従ってマクロ内部で 発生したエラーの数を知ることができます。

►EQU

アーギュメントで指定した〈式〉の値に〈シンボル〉を割り当てます。

「サンプル」 A EQU O7H RO EQU 08H RI EQU 09H

EQU命令は一度定義したシンボルに対し二度と定義することはできません。再定義する場合は、SET命令を使用します。

▶ PRINTX


アセンブル中、〈テキスト〉をコンソールに表示します。

「サンプル」 IF2 PRINTX * INVARID OPERAND * ENDIF

マクロ内部で発生したエラーの内容をコンソールへ表示するとき役立ちます。. PRINTXはパス1およびパス2の両パスでテキストをコンソールへ表示しますので、上記のようにすれば、パス2のときのみ出力され見やすくなります。

▶ DB/DEFB/DEFM

アーギュメントで指定したストリングスまたは式の 値をもち, 1バイトずつのデータ領域を確保し, 初期 値をセットします.



マクロ定義を使用したクロス・アセンブラで出力されるオブジェクト・ファイルは、すべてDB命令によります。

▶ ASEG

CPモードを絶対アドレス ・モードにします.



ASEG命令はORG命令と共に使用され、ロケーション・カウンタを実アドレスにセットします。このクロス・アセンブラは、絶対アドレス・モードでのみ使用できます。

● 条件付きアセンブラ

条件疑似命令はアセンブラ時に特定の条件を調べ、 その結果に応じてアセンブルします。

▶IF××××-ENDIF


条件が真の場合には、IFからENDIFの間にある命令をアセンブルします。また偽の場合には、IFからENDIFの間にある命令が無視されます。

```
「サンプル」
IF1
INCLUDE 8048.LIB
ENDIF
```

この例では、アセンブラがパス1を実行中の場合のみ真となり、パス1のとき8048マクロ・ライブラリを挿入します。

▶IF××××-ELSE-ENDIF

条件が真の場合には、IFからELSEの間にある命令をアセンブルします。また偽の場合は、ELSEからENDIFの間にある命令をアセンブルします。



変数Xが"A"のとき真となりオブジェクトを出力

し、偽のときエラー・メッセージをコンソールに表示します。

● マクロ定義について

プログラマがマクロを使用する場合,あらかじめマクロ定義しておかなければなりません。マクロ定義は、次の書式で書きます。また、ダミー・パラメータをもたないマクロもあります。マクロ定義の中で別のマクロを呼び出し、展開することもできます。マクロのネストの深さはメモリ容量で決まります。

「書式」






上記の例ではマクロ名にRETが使用されています。 ここに注目するとRETはZ80の命令としてアセンブラ内部で使用されています。従って、このような使い方をすると不具合が生じるのではと思われますが、その点はマクロが優先で調べられるので、アセンブラは混乱することはありません。

マクロの展開を強制的に終了する命令として、 EXITM命令があります。これは、条件疑似命令と組 み合わせて使用することにより、アセンブル時間を短 縮できます。IFのネストが深くなったとき有効です。

```
「サンプル」
       ANI
                MACRO
                IFIDN
                         <X>, <A>
                DB
                         53H, Z
                ELSE
                CHECK4
                         @FLG
                         98H OR X,Z
                DB
                ELSE
                ERROR
                         < INVARID OPERAND>
              : EXITM :
                ENDIF
                ENDIF
                ENDM
```

● 反復疑似命令

反復疑似命令は指定した回数だけ繰り返し展開する, マクロに似た疑似命令です。REPT,IRP,IRP Cステートメントで始まり。ENDMまたはEXIT Mで終了します。



このCHECKマクロは、パラメータ "X" が8048 レジスタ名の範囲にあるかチェックして、範囲にあれ ば@FLGを"1"セットし、なければ@FLGを "O" にセットしてマクロから抜けます。

● 特殊なマクロ演算子

このマクロ・ライブラリで使用している,マクロ定 義の中で使用できる特殊な演算子について説明します。 ;;一展開を行わないコメント

```
「サンプル」
:: 8048 MACRO LIBRARY
```

LALL命令の実行後でも、(;;)以降のコメントは、マクロ展開のリストに出力されません。

図ーマクロのパラメータとして指定した〈式〉を計算し、その値に対するASCII文字をパラメータとします。

```
PRINTE MACRO
IF2
IF ERR

! PRINTE1 %ERR.< ERROR(s) > !

ELSE
PRINTE1 < NO >,< ERROR(s) > ENDIF
ENDIF
ENDM
PRINTE1 MACRO X,Y
. PRINTX *X,Y*
ENDM
```

& 一テキストまたはシンボルを連結します。

```
「サンプル」
@PUT MACRO X
: @RE&X DEFL $:

@CT DEFL @CT+1
ENDM
REPEAT MACRO
@PUT %@CT
ENDM
```

このサンプルはプログラム制御, REPEAT-U NTILマクロの一部で,シンボル "@RE"とダミ ー・パラメータのネスティング・カウンタ "@CT" を連結し、REPEATの置かれたカレント・プログラム・アドレスの値を与えます。次に、プログラム例とアセンブル結果を示します。

「プロ	٨	NVI REPE		R0,10		
	ľ			MVI REPEAT	R1,100	
					DEC	R1
				UNTIL	R1,EQ,0	
				DEC	RO	
	l	INTI	L	RO, EQ, O		
171	マン	ブル	結男	E J		
				MVI	RO,10	
0200	B8	OA	+		OBOH OR	
				REPEAT		
					MVI	R1,100
0202	B9	64	+	DB	OBOH OR	R1,100
					REPEAT	
						DEC R
0204	C9		+	DB	OCOH OR	R1
						R1,EQ,0
					23H,0	
0207	37	17	+		37H,17H	
0209	69		+	DB	60H OR	
020A	96	04	+	DB		K AND OFFH
					DEC	RO
020C	C8		+		OCOH OR	
0000	00	00			RO, EQ, R	
020D					23H,0	
0201	51	1 /	+	DB	37H,17H	20
0211	06	02	4	DB	60H OR F	AND OFFH
0212	90	02	T	DB	3011 (8W)	AND UFFE
Symbo	ls:					
				0204	MRE 1	

以上でマクロ・アセンブラの解説を終わりますが、 これはMACRO80の機能の一部にすぎません。その他 多くの機能については、MACRO80ユーティリティ・ ソフトウェア・マニュアルを参照してください。

8048クロス・アセンブラの作り方

8048などの1 チップ・マイコンは比較的簡単な命令体系で、プログラム容量が1 K \sim 4 Kバイト程度です。そこでMACRO80のマクロ機能を使用して、1 チップ・マイコンのマシン・コードを発生する、クロス・アセンブラを作ることができます。

問題点として、アセンブル時間が通常のクロス・アセンブラ(XASM48など)よりかかります。これはアセンブラ内部での演算およびマクロ展開に時間を要するからで、ある程度やむをえないことです。

マクロ機能を使用したクロス・アセンブラを、アセンブラ内部のマシン・コード発生機能は使わず、DB (Define Byte)命令とアセンブラの演算機能を利用して、8048が理解できるコードを発生します。

8048の命令をマクロ定義する前に、各命令(8048のマクロ)から参照するサポート・マクロを定義します。 サポート・マクロとしては、与えられたパラメータの レジスタ名およびポート・ナンバが8048の範囲にあるかをチェックするマクロ、分岐命令やCALL命令から参照されるアドレスの演算および範囲をチェックするマクロ、マクロ内部で発生したエラー処理用のマクロなどがあります。

ここで、 $2\sim3$ の命令を例にあげてマクロを作りながら解説します。8048の命令をマクロ定義するうえで三つに分類すれば、

(1) オペランドをもたない命令


(RET, RETR, NOPなど)

- (2) オペランドの範囲がかぎられる命令 (ローテイト命令やフラグ操作命令など)
- (3) オペランドをもった命令

「INCのマシン・コード」

(INC,MOVなど、大部分の命令)

(1)および(2)の場合は簡単で、マニュアルのマシン・コード表を見ながらマクロ定義すれば作れます。



(3)の場合は、マクロのネストも深くなり複雑です。 INC命令のマシン・コードを見ると、下記のようになっています。 INC A 命令は17Hの固定コードをもち、INC Rr 命令は下位3ビットでレジスタ名を表し、間接アドレス指定の INC @Rr 命令は下位ビットで、@RO、@R1を表しています。マクロの作り方にも、いろいろありますが、一例を示せば、

INC A : 0 0 0 1 : 0 1 1 1 :

INC Rr : 0 0 0 1 : 0 r r r :

INC @Rr : 0 0 0 1 : 0 0 0 r :

```
「サンプル」
        INC
                 MACRO
                 IFIDN
                         <X>, <A>
                 DB
                          17H
                 FLSE
                 IFIDN
                          <X>, <RO>
                 DB
                          18H
                 ELSE
                 IFIDN
                          <X>,<R1>
                 DB
                          19H
                 ELSE
                 IFIDN
                          <X>, <R2>
                 DB
                          1AH
```

```
ELSE
IFIDN
         <X>,<@RO>
DB
         10H
ELSE
IFIDN
         <X>,<@R1>
DB
         11H
ELSE
ERROR
         < INVALID OPERAND>
EXITM
ENDIF
ENDIF
ENDIF
ENDIF
ENDIF
ENDIF
ENDM
```

この例では、IFのネストが深くマクロが大きくなります。従ってリストが見づらく、アセンブル時間もかかります。そこで、あらかじめEQU命令でレジスタ名に値を与えておき、演算でマシン・コードを得ます。INC Rr 命令でわかるように、下位3ビットでレジスタ名を表していますが、ここではほかの命令と加味して4ビットで区切り EQU定義しています。

```
「サンプル」
                  EQU
                           07H
        A
        RO
                  FOU
                           08H
        R1
                  EQU
                           09H
        R2
                  EQU
                           OAH
        R3
                  EQU
                           OBH
        R4
                  EQU
                           OCH
        R5
                           ODH
                  FOLL
        R6
                  EQU
                           OEH
                           OFH
        R7
                  EQU
        @RO
                  FOU
                           00H
        @R1
                  FOU
                           01H
        INC
                  MACRO
                           X
                  CHECKO
        1F
                  @FLG
        DB
                  10H OR X
        FLSE
        ERROR
                  < INVALID OPERAND>
        EXITM
        ENDIF
        ENDM
```

上記のように、マクロが短くなり、見やすくなります。CHECKOはレジスタ名をチェックするマクロで、ERRORはエラー処理用のマクロです。マクロ定義の中でエラーが発生したとき、コンソールにエラー・メッセージを出力し、かつリスト出力を抑止されていてもエラーの行をリストに出力します。

またエラー・カウンタをインクリメントしたりする機能があると便利ですが、MACRO80にはありません。そこで、ERRORマクロを定義し、エラーの発生した箇所のアドレスとエラーの内容をコンソールに出力するようにしています。またソース・リストの最後にPRINTEを挿入すると、マクロ内部で発生してエラーの数を知ることができます。

ニモニックの相違点について、このマクロ・アセン

ブラは、インテル社の発表しているニモニックのうちイミディエイト命令のみ違います。8048の場合は定数の直前に"#"を付けてシンボルと区別していますが、マクロ定義を簡単にするためにイミディエイト命令を8080Aに似たマクロ名で定義しています。下記に例を示しますが、その他の命令はSAMPLEプログラムを参照してください。

「サンプル」 ADD A,#12 ---> ADI A,12 MOV A,#12 ---> MVI A,12

マクロ・ライブラリのチェックは、SAMPLEプログラムをアセンブルし、出力されたリスト・ファイルとマニュアルを比較して行います。このマクロ・ライブラリを実際に仕事で何度か使用しましたが、問題なく動いています。

このクロス・アセンブラのリスト・ファイルは、リスト10-1のように各命令の間にマシン・コードを出力するDB命令が入り、大変見づらいリストになります。だからといって(.SALL)でマクロ展開を抑止する

と、マシン・コードがリストから消 えソース・リストと変らなくれから見 す。そこで、リスト・ファグル変換プログラムを作りました。筆者の一下と変場合、アセンが 正次氏の「実戦マクロ・アセン追加に 活用法」を参考に一部機能を頻繁にフログラムは頻繁にフログラムは頻繁にフログラムはが、アクセスするためバスのかからし、また変換に時間があるりたしています。これは TURBO PASCALで作り、使用しています。

8048クロス アセンブラの実行

8048マクロ・ライブラリを使用したプログラムの開発手順を図10-4に示します。始めにエディタを使用して、ソース・プログラムを作成しますが、ソース・プログラムのように、INCLUDE 8048. LIB、ASEG、ORG ×××Hを挿入してください。その他の機能はMACRO80に依存します。クロス・アセンブラを実行するには、下記のファイルが必要です。

M80. COM←MACRO80マク

ロ・アセンブラ

L80, COM←LINK80リンク・ローダ 8048. LIB←8048マクロ・ライブラリ

A S M 4 8 , S U B ← インテルHEXファイル作成 までを自動的に処理する。サブ ミット・ファイル

S. COM←入力文字数を減らすためリネームした SUBMIT. COM

XSUB. COM

ASM48. SUBの内容を下記に示します。

SUBMIT. COM, XSUB. COMの機能およびサブミット・ファイルの作り方は、CP/Mマニュアルを参照してください。

XSUB M80 = \$1\$2 L80 \$1,\$1/X/N/E N ERA \$1.REL

クロス・アセンブラの呼び出し方は、次のとおりで


〈リスト10-1〉 クロス・アセンブラのリスト

0000'			ASEG		
			ORG	0	
			ADD	A,RO	
0000	68	+	DB	60H OR	RO
			ADD	A,R1	
0001	69	+	DB	60H OR	R1
			ADD	A,R2	
0002	6A	+	DB	60H OR	R2
			ADD	A,R3	
0003	6B	+	DB	60H OR	R3
			ADD	A,R4	
0004	6C	* +	DB	60H OR	R4
			ADD	A,R5	
0005	6D	+	DB	60H OR	RE
			ADD	A.R6	
0006	6E	+	DB	60H OR	RE
			ADD	A,R7	
0007	6F	+	DB	60H OR	R7
			ADD	A, @RO	
8000	60	+	DB	60H OR	@F
			ADD	A. eR1	
0009	61	+	DB	60H OR	@ F

変換プログラムを実行後のリスト・ファイル

0000'		ASEG	
0000		ORG	0
		400	A BO
0000	68	ADD	A.RO
0001	69	ADD	A.RI
0002	6A	ADD	A,R2
0003	6B	ADD	A,R3
0004	60	ADD	A.R4
0005	6D	ADD	A,R5
0006	6E	ADD	A,R6
0007	6F	ADD	A.RT
0008	60	ADD	A, GRO
0009	61	ADD	A, eR1

〈リスト10-4〉8048マクロ・ライブラリ



す。

A>S ASM48 Y-Z.7711 [Z177]

リスト10-2はアセンブル時にコンソールに出力された内容です。

● まとめ

以上、MACRO80のマクロ機能を使用した8048クロス・アセンプラを紹介しました。1チップ・マイコンは今後さらに低価格になり、各機器に応用されると思われます。68系や8048シリーズとアップ・コンパチブルの8051などのクロス・アセンブラも比較的簡単に作れ、十分実用になります。1チップ・マイコンの導入を考えている方やMACRO80の本格的な応用を考えている方の参考になれば幸いです。

●参考・引用*文献●

- (1) ユーティリティ・ソフトウェア・マニュアル、アスキー、
- (2) インテルジャパン(株)、マイクロコンピュータ、ユーザーズ・マニュアル MCS-48、CQ出版社.
- (3) ポーランド・インターナショナル:マイクロソフトウェア, TURBO PASCAL プログラミング・マニュアル.
- (4)*中野正次;実戦マクロ・アセンプラ活用法, CQ出版社。
- (5) 前田英明;マクロ・アセンブラの使い方,工学図書。
- (6)*Z80ファミリ テクニカルマニュアル、1980年、シャープ(株)。
- (7) M80ユーティリティ・ソフトウェア手引書, Microsoft, 1978 年.
- (8) 最新マイコン周辺LSI規格表, CQ出版社, 1987年。
- (9) 酒井重恭;コンピュータ用語の基礎知識。共立出版、

〈リスト10-2〉アセンブルの様子

*A>S ASM48 SAMPLE /L

*A>XSUB

*A>M80 = SAMPLE/L

* NO , ERROR(s) * <-- マクロ内部のエラー数

No Fatal error(s) <-- MACRO-80のエラー数

*A>L80 SAMPLE, SAMPLE/X/N/E

Linh-80 3.44 09-Dec-81 Copyright (c) 1981 Microsoft %Overlaying Program area

Data 0000 0115 < 277>

50469 Byter Free [0000 0115 1]
Origin below loader memory, move anyway(Y or N)?N

*A>ERA SAMPLE.REL

*A>

	EXCLUSIVE OR DATA MEMORY TO A	EXCLUSIVE OR IMMEDIATE TO A INCREMENT A	CCEALEMENT A		4 4 e	SOTATE A RIGHT THROUGH CARRY	INPUT PORT TO A	Taga of A Tilatio		AND IMMEDIATE TO PORT	OR IMMEDIATE TO PORT	A OT SIIG TIGMI.	COUTPUT A TO BUS	BUS, DATA; AND IMMEDIATE TO BUS	: INPUT EXPANDER PORT TO A			COUTPUT A TO EXPANDER PORT		: AND A TO EXPANDER PORT			OR A TO EXPANDER PORT				: INCREMENT REGISTER					VACUATA ATAC		DECREMENT REGISTER
A, R2 A, R4 A, R5	A, 87	A, DATA	144	44	444	V	A,PI	A, P2	P2, A	PI,DATA	PI,DATA	P2,DATA	BUS, A	BUS, DAT	A, P4	A, P.	A,P7	P4, A	P6.A	P7.A	P5, A	P6, A	P4, A	P5, A	P. 9. A	S	RO	RI	R3	84	R6	R7	(B) (C) (C) (C) (C) (C) (C) (C) (C) (C) (C	RO
X X X X X X X X X X X X X X X X X X X	XRL	X X X Z	CPL	SWAP	RLC	RRC	N	N C	OUTL	ANI	ORI	ORI	OUTL	ANI	MOVD	MOVD	MOVD	MOVD	MOVD	MOVD	ANLD	ANLD	ORLD	ORLD	ORLD	: (REG!	- NC	NC NC	INC	NC	N C	INC	NC NC	DEC
0032 DA 0033 DB 0034 DC 0035 DD			003E 27			0045 67	0046 09		a A	000	8 8		0 0	0054 98 45	000			0050 30				0062 9E			0065 8E			0069 006A		21 0000		006F 1F		
SET		123H 45H			ADD REGISTER TO A				ADD DATA MEMORY TO A	-	ADD REGISTER WITH CARRY					SADO DATA MEMORY WITH CARRY		:ADD IMMEDIATE WITH CARRY						: AND DATA MEMORY TO A	CT TTAIN COUNTY	OR REGISTER TO A						OR DATA MEMORY TO A	OR IMMEDIATE TO A	LUSIVE OR
: 8048 INSTRUCTION SET	INCLUDE 8048.LIB	ADDRESS EQU 13	ASEG ORG OH		ADD A.RI	ADD A.R3	ADD A.RS	ADD A.R6				ADDC A.R.1	ADDC A.R3	ADDC A,R4	ADDC A, R6			ANI A.BATA		ANL A.R2	ANL A.R4	ANL A.RS	ANL A.R.					ORL A.R3	ORL A,R4	ORL A.R5	ORL A.R.		ORI A,DATA :0	
					0 Q	68 88	29	9 E	09	-		19	7.8	70	7.5	70		13 45	20	58 58	50	5D 5E	5 E	50	5 AF		49	4 A B	04	40	4 F	40	43 45	
		0123	.0000		0000	0003	005	900	800	600	200	000	10E	010	2	2 4	15	0016	9100	001A 001B	110	010	115	120	120	24	125	126	128	29	128	002C	2E	30

OOAB

0085

0083 0087 0088 0089 OOBA 0088 00BC 00BD 00BE

0081

008F

1600

7600

009F 00A3 00A5 00A9

00A1 00A7 0000

000BF

×, × ××, ××,	FLG 60H OR Y <invalid operand=""></invalid>	<pre><!--NVALID OPERAND--> X,Y <x>,<4 Y</x></pre>	<pre><!--NVALID OPERAND--> <!--NVALID OPERAND--> X,Y <x>, Y Y</x></pre>	#FLG 50H OR Y <invalid operand=""></invalid>	X,Y <x>,<a> Y ØFLG 40H OR Y <invalid operand=""></invalid></x>	X,Y <x>,CA>,CA> WFLG</x>
ENDIF ENDM MACRO	CHECK 1 PB BELSE ERROR EX - TM END - F	ERBOR ERBOR ENDM MACRO IFIDN CHECKI IF DB	ERROR ENDIF ELSE ERROR ENDIF ENDM MACRO IFIDN CHECKI	ELSE ERSOR EXTAN EXCITM ENDIF ELSE ERSOR	ENDM MACRO IFIDN CHECKI IF DB ELSE ERROR	ENDIF ERROR ENDIF ENDIF ENDIF CHECKI
ADD		ADDC	ANL		ORL	XRL
126: 128: 130: 131:	132 133 135 136 136		1552:::1550::1550::1550:::1550	159: 162: 162: 164: 165:	168: 170: 171: 173: 174: 176:	1777 1788 1880 1882 1883 1884
<pre><x>,<a> Y </x></pre> <pre></pre> <pre><th>X,Y X,(Y AND OFFH) ((\$ SHR 8)-(Y SHR 8)) <operand feild.=""></operand></th><th>X.Y X OR ((Y SHR 3) AND GEOH),Y AND OFFH X DEFL & DEFL & X X</th><th>DEFL @RE&X Y X@LOC.<y> ####################################</y></th><th>* \</th><th>XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX</th><th>x</th></pre>	X,Y X,(Y AND OFFH) ((\$ SHR 8)-(Y SHR 8)) <operand feild.=""></operand>	X.Y X OR ((Y SHR 3) AND GEOH),Y AND OFFH X DEFL & DEFL & X X	DEFL @RE&X Y X@LOC. <y> ####################################</y>	* \	XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX	x
DB ELSE ERROR EXITM	MACRO DB -F2 -F2 -F7 -F7 -F7 -F7 -F7 -F7 -F7 -F7 -F7 -F7	ENDM MACRO DB ENDM MACRO GRE&X ENDM	MACRO FF2 - RADIX DEFL DEFL - RADIX ENDIX ENDIF	ENDM MACRO PRINTX ENDM MACRO DB ENDM MACRO	MACRO CHECKO IF DB ELSE ERROR EXITM	MACRO 1FIDN DB ELSE CHECK2 1F
	SHORT	@PUT	ERROR BERR	PRINTS RET	INC I	DEC
665:::05:::05:::05:::05:::05:::05:::05:		8 8 8 8 8 8 8 8 8 8 8 8 8 8 8 8 8 8 8 8	0 8 8 9 9 9 9 9 9 9 9 9 9 9 9 9 9 9 9 9	9888	000000000000000000000000000000000000000	1 1 2 0 5 1 1 2 2 5 1 1 2 2 5 1 1 2 2 5 1 1 2 2 5 1 1 2 3 1 1 2 3 1 1 1 1 1 1 1 1 1 1 1 1
	- C					
8 MACRO LIBRARY 709/15 S.KASHIRO	X DEFL 0 Y. <a. ro.ri.r2.r3.r4.r5.r6.r7.@r0.@r1=""> <x>, <y> 1 DEFL 1</y></x></a.>	X DEFL 0 Y. <ro.ri,r2.r3.r4.r5.r6.r7.@r0.@r1> <x>.<y> DEFL 1</y></x></ro.ri,r2.r3.r4.r5.r6.r7.@r0.@r1>	X DEFL 0 Y, <ro, r1,="" r2,="" r3,="" r4,="" r5,="" r6,="" r7=""> <x>, <y> 1 DEFL 1</y></x></ro,>	X	X DEFL 0 Y < 8BUS, P1, P2> < X> < 4> < 4> < 1 < 1 < 1 < 1 < 1 < 1 < 1 < 1 < 1 <	X DEFL 0 Y.xP4.P5.P6.P7> <x>.XY</x>
48 MACRO 5/09/15	D EFL 0 R2.R3.R4.R5.R6 V.<4.R0.R1.R2.R3.R4.R5.R6 V.<4.R0.R1.R2.R3.R4.R5.R6	ENDM ENDM MACRO X @FLG DEFL 0 IRP Y. <ro.ri.r2.r3.r4.r5.r6.r7.@r0.@ri? defl="" eflg="" end="" exitm="" f="" f<="" i="" td=""><td></td><td>0 7 5</td><td>0 ,00 ,00 ,00 ,00 ,00 ,00 ,00 ,00 ,00 ,</td><td>0 7 50</td></ro.ri.r2.r3.r4.r5.r6.r7.@r0.@ri?>		0 7 5	0 ,00 ,00 ,00 ,00 ,00 ,00 ,00 ,00 ,00 ,	0 7 50

OFOH OR Y	<y>,<y></y></y>	42H	< \ > \ < \ > \ < \ > \ < \ > \ \ < \ > \ \ \ \	0C7H	< INVALID OPERAND>					< \> , < \> , X		DADH OR X	<x>, <psw></psw></x>	007н		K211	1170	< INVALID OPERAND>						×,×	23H, Y		× @	OBOH OR X,Y	A CHANGE	VINVALID OFFINAND		×	<x>, <tcnt></tcnt></x>	65H	ANNIA OPERATOR	SINVALID OFFRANDS	:	<x>,<t></t></x>	55H	<x>, <cnt></cnt></x>	45H	VINVALID OPEDAND
DB	I F I DN	08	FIDN	DB	ERROR	EXITM	FNDIF	ENDIF	ELSE	CHECK	-	08	FIDN	DB	ELSE	NO PE	ELSE	ERROR	EX TM	ENDIF	ENDIF	ENDIF	ENDM	MACRO	DB DN	ELSE	CHECKI	DB	ELSE	ENDIF	ENDIF	MACRO	IFIDN	08	ELSE	ENDIF	ENDM	FIDN	DB	EL SE IFIDN	DB	FLSE
																								- MV :								STOP						200				
309:	311	312	314	315	317	318	320	321	322	323	325	326	328	329	330	33	333	334	333	337	338	333	341	342	346	345	346	348	349	351	352:	354	355:	356	3000	350	360:	362	363:	364:	366:	300
<x>,<a></x>		※ ※ ※ ※ ※ ※ ※ ※ ※ ※ ※ ※ ※ ※	88H OR X.Z	SINVALID OPERANDS			X,Z	<x>, <a></x>	0D3H,Z	<invalid operand=""></invalid>		> ×	<x>, <a></x>	>			<invalid operand=""></invalid>		< X > . < A >	×		SON ON X	NVALID OPERAND			2	×, ∀ ××, ×A>	<y>, <@A></y>	DE3H		NVALID OPERAND			> `X	××××××××××××××××××××××××××××××××××××××	0A3H		NVALID OPERAND			×, × × × × × × × × × × × × × × × × × ×	\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\
IF I DN	ELSE	CHECK4	08	ERROR	ENDIF	ENDIF	MACRO	IFIDN	08	ERROR	ENDIF	MACRO	I F I DN	CHECK3	H 0	FLSF	ERROR	ENDIF	FIDN	CHECK3	- o	EI SF	ERROR	ENDIF	ENDIF	ENDM	FLDN	DN		ELSE	ERROR	ENDIF		MACRO				ERROR			MACRO	
							XRI					MOVX														CONON	MOVES							MOVP							MOV	
248:	250:	252:	253:	255:	256:	727	259:	260:	261:	263:	264:	2665	267:	268:	2000	271:	272:	273:	275:	276:	277:	279:	280:	282	283:	284:	286:	287:	00 00 00 00 00 00	290:	291:	293:	294:	295:	297	298:	299:	301:	302:	304:		
<invalid operand=""></invalid>			NVALID OPERAND		×, ×	< X > , < A >	@FLG	20H OR Y		ALINVAL ID OF ERANDA		< INVALID OPERAND>		2	× × × ×	\ \		30H OR Y	< INVALID OPERAND>			NVALID OPERAND		×.7	<x>, <a></x>	03H,Z	<invalid operand=""></invalid>		X, Z	<x>, <a></x>	13H,Z	< INVALID OPERAND>		Z. X	×, < A>	53H,Z	×	@FLG	98H OR X,Z	NVALID OPERAND		
ELSE	EXITM	ELSE	ERROR	ENDM	MACRO	NO LI	F	DB	ELSE		ENDIF			ENDM	FLDN	CHECK3	<u>L</u>	DB FISE	or	EXITM	FISE	ERROR		MACRO	I F I DN	DB	ERROR	ENDIF	0		DB FLSF	ERROR	ENDIF	MACRO			4		DB FI SF		ENDIF	FNDM
					ХСН									VOLOV	0									ADI					ACI					ANI								

	MT			KO XXX	D	OCH OR Y			TM	E S S S S S S S S S S S S S S S S S S S	10	OFLG OP V	20 200	OR <invalid operand=""></invalid>	<u>u. u. </u>	. LL		RO X, Y		-	L	CHECKS X		OR SINVALID OPERAND>				OPERANDS			CHECKS X		TOWARD CO.		116		MACRO X		××	CHECKA X.4/H	×	CHECKA X,67H	× 080	a	SM X	
	EXITM	ENDIF		FIDN	CHE	08	ELSE	ENDIF	EXITM	ELSE	CHE	H 00	FIS	ERROR	END	END			ERROR	EXITM	ELSE	E E	08	FRROF	ENDIF	ENDM		FDIF	EXITM	ELSE	CHE	DB	ELSE	ENDIF	ENDIF	ENDM	MAC	ENDM		CHEC		CHE	MACRO	CHE	ENDM	
				GAOW :														: ANLD									: ORLD										Y DA		SWAP		RRC		RB		: RLC	
	4 95	497	498	500	501	5003	504	505	507	508	510	511	513	514	515	517	518	519	520	522	523	525	526	527	529:	530	532	533	535	536	537	539	540	542	543	544	545	540	8 6 7 8	549	551:	552	553	555	556	
・ライブラ(つづき)	>	V. H. G		× H280		V.4500		V V V		>`x>	ØFLG	<0E0H OR X>,Y	SINVALID OPERANDS		3	< X > , < A >	<y>, <p1></p1></y>	Н6	\$ 5 d d > 5 d	OAH		< INVALID OPERAND>				×,×,×	<invalid operand=""></invalid>		39H		<x>, <p2></p2></x>	TA'S	<x>, <bus></bus></x>	02H	NVALID OPERAND						X. Y < X > . < A >	NVALID OPERAND		H8	< INVALID OPERAND>	
(リスト10-4) 8048マクロ	ENDM	SHORT	ENDM	MACRO	ENDM	SHORT	ENDM	SHORT	ENDM	MACRO	I F	SHORT	FRROR	ENDIF	ENDM	FIDN	IFIDN	DB	ELSE	DB	ELSE	EKKOK	ENDIF	ENDIF	ENDM	MACRO	ERROR	ELSE	DR	ELSE	FIDN	ELSE	IFIDN	DB E1 CF	ERROR	EXITM	ENDIF	FNDIF	ENDIF	ENDM	IFDIF	ERROR	ELSE	DB	ELSE	
. F10-4>	V d l	184		185		186		187		DJNZ					2	2										OUTL														0.1	SN					
(I) X	433:	434:	436:	437:	439:	440:	441:	442:	444:	445:	447:	448:	449	451:	452:	454:	455:	456:	456	459:	460:	467:	463:	464:	466:	467	469:	470:	477	473:	474:	476:	477:	478:	480:	481:	482:	4 483	485:	486:	488	489:	490:	492:	493:	
		>	4.4	>	14H,Y	×	<x>,<@A></x>	083Н	NVALID OPERAND			> 10	UF6H, Y	>	0В6Н.У		76H.Y		OF GH.V		×	86H,Y	>	26H,Y	>	46H,Y	>	96H,Y	>	16H,Y	>	36H,Y		> H		>	0C6H,Y	>	12H,Y	;	32H, Y		× × × × × × ×	1,476	Y. H67	1717
	ENDIF	MACRO	LONG	ENDM	LONG	MACRO	I F I DN	DB FI SF	ERROR	EXITM	ENDM	MACRO	FNDM	MACRO	SHORT	MACRO	SHORT	ENDM	MACHO	ENDM	MACRO	SHORT	MACRO	SHORT	MACRO	SHORT	MACRO	SHORT	MACRO	SHORT	ENDM	SHORT	ENDM	MACRO	ENDM	MACRO	SHORT	MACRO	SHORT	ENDM	SHORT	ENDM	MACRO	ENDM	MACRO	
		IMP		1100	774	MPP						20		JFO		JF1			JNC		INC		UNTO		JNT1		JNZ		ITE		OF			JT1		75		IRO			181		JB2		JB3	
	370:	372:	373:			378:	379:	380:	382:	383:	385	386:	388	389:	390:	392:	393:	394:	395	397:	398:	399:	401:	402:	404:		407:	408:	409:	411:	412:	414:	415:	416:	418:	419:	420:	421:	423:	424:	425:	427:	428:	429.	431:	

	:: JNC		77.::	ONI	ONE		:: 10		71	1000	2000							^ (0		(S) >																		
	OE6H,@WK	<ge>,<y></y></ge>	%@CT DEFL \$+4	OCGH, @WKO	N	<ls>,<y></y></ls>	00F6H,@WK	<le>,<y></y></le>	%@CT	, @WK	UFOHOWN							WERR < FRROR(e)	1	< NO >, < ERROR(S)		>.×	*X.X*		0	0 07 H	18H	190 190 190 190 190 190 190 190 190 190	08H	DDH	ЭЕН	H000	H00)1H	H000	02H	ЭН.	
	SHORT	IFIDN	@GET @WK0	SHORT		@GET	L					ENDIF	ENDIF	ENDIF	ENDIF	MACRO		PRINTEI			ENDIF	MACRO	X	ENDM		DEFL		EQU				EQU				EQU		
																PRINTE						PRINTEI	_		@CT		0					®RO			P4 P4			
	684:	6885	688	689:	691:	692:	694:	6969	698:	666	701:	702:	704:	705:	707:	709:	710:	711:	713:	714:	716:	718:	719:	720:			725:	726:	728:	730:	737:	733:			738:			
						^							^					^						^				:: MOV A.Rr	:: MVI A.DATA	SCLP A : INX A		:: ADD A.Rr	:: ADD A.DATA		ZNI.::		ZC::	
1・ライブラ(つづき)		×	<x>,<i></i></x>	<x> <tcnt1></tcnt1></x>	25H	< INVALID OPERAND>			× ××××	15H	<x>,<tcnt!></tcnt!></x>	35H	<invalid operand=""></invalid>		,	<x>,<clk></clk></x>	75H	< INVALID OPERANDS			%@CT	X,Y,Z		<repeat expected=""></repeat>		DEFL @CT-1		OF OH OR Z	23H,Z	37H,17H	WF1.G	60H OR X	03H,X	<eq>,<y></y></eq>			%@CT OCGH,@WK	<gr>,<y></y></gr>
ト10-4〉8048マクロ	ENDIF	MACRO	DB DB	ELSE	08	ERROR	ENDIF	ENDM	MACRO	DB	IFIDN	DB ELSE	ERROR	ENDIF	ENDM	IFIDN	DB	ERROR	ENDIF	MACRO	@PUT	MACRO	IFE	ERROR	ELSE	CHECKI	F	ELSE	DB	DB	CHECKI	DB	DB	FIDN	SHORT	ELSE	@GET SHORT	FLSE FLDN @GET
. F10-4>		EN							SIQ						C H	O EN				REPEAT		UNTIL																
(1)	621:	623:	625:	626:	628:	630:	631:	633:	634:	636:	638:	639:	641:	643:	644:	646:	647:	649:	650:	651:	653:	655:	656:	658	659:	661:	662:	664:	665:	: 199	669	670:	672:	673:	675:	677:	679:	682::
	X,0F7H	X DEZH		××××××××××××××××××××××××××××××××××××××	97H	<x>, <f0></f0></x>	85H	<x>, <f1></f1></x>	DADH	<x>, <a></x>		<pre><!--NVALID OPERAND--></pre>				~	<x>, <c></c></x>		<x>, <f0></f0></x>	LOS	<x>,<f1></f1></x>		<x>,<a></x>	110	<invalid operand=""></invalid>					<x>, <rb0></rb0></x>		<x>, <rb1> 005H</rb1></x>		OE5H	<x>, <mb1></mb1></x>	ОРБН	<operand error=""></operand>	
	CHECKA	0		MACRO	DB FISE	7		IFIDN	SE		SE SE		ENDIF	ENDIF	ENDIF	0	IFIDN A	36		36		3E				NDIF	NDIF	ENDIF	ENDM MACRO X		ш	IFIDN <	36	-	ELSE IFIDN <		~ 5	END IF
		RL		CLK												CPL N		an an		ш		ш.		ш .	шш	ш	ar U	4 49	SEL M		Ш	- 0	ш-	0	ш —		1 W W i	пшш
	558:				565:	567:	568:	570:	572:	573:	575:	577:	578:	580:	581:		584.	586:	587:	589:	590:	592:	593:	595:	596:	598:	599:	601:			: 909	608:	:609	611:	612:	614:	616:	620:

_ No. 6

© CQ出版社 1987

1987年11月1日 初版発行 1989年11月1日 第5版発行

発行人 神戸一夫

発行所 CQ出版株式会社

電 話 03(947)6311~6315 振 替 東京 0-10665

編集人蒲生良治 ₩ 170 東京都豊島区巣鴨1-14-2

(定価は表四に表示してあります)

印刷·製本 三晃印刷株式会社

CORE BOOKS

好評発売中

実用インターフェース設計法

畔津明仁 著 A 5 判 212頁

●マイコン活用のためのハードウェア技術入門

* 1,400円 送料 260円

本書では、Z80などのマイコンの「入力インターフェース」および「出力インターフェース」の設計法を、多くの設計回路図(全33例)とともに、基本からわかりやすく解説しています。

DCモータの制御回路設計

谷腰欣司 著

●安定に、正確に、効率よくまわす技術

A 5 判 200頁 * 1,500円

本書は、モータの裸の特性を知るための基本的な実験、安定にまわすための各種回路技術、省電力化のためのPWM制御、サーボ系の安定化技術、マイコンとのインターフェース、位置決め制御などを解説します。

送料 260円

ディジタルIC回路の設計

湯山俊夫 著

●実験で学ぶTTL, C-MOSの応用テクニック

A 5 判 256頁 * 1,600円

ディジタル技術を、LS TTL、C-MOSロジックICを使って、実際の実験波形を見ながらやさしく解説しています。

送料 260円

基礎からの映像信号処理

畔津明仁 著

●マイコン画像処理ハード&ソフトの設計・製作

A 5 判 202頁 * 1,500円 送料 260円

本書では、映像(ビデオ)信号とその処理回路の基礎を解説したあと、実際の実験用画像処理装置の設計過程をていねいに解説します.

基礎からのメモリ応用

中村和夫 著 A 5判 180頁

●ROM/RAMを使いこなす基本技術

* 1,400円 送料 260円

最近、メモリICは高集積化、高速化されていますが、応用のための知識や工夫には共通のものがあります。本書では、基本となる知識や工夫について豊富な実例とともに解説します。

ステッピング・モータの制御回路設計

真壁國昭 著 A 5 判 224頁

●実用のための基礎技術とマイコンによる制御技術

* 1,600円

本書は、ステッピング・モータを自在に制御するための回路技術、制御ノウハウをわかりやすく解説しています。

送料 260円

6809マイコン・システム設計作法

鶴見惠一 著 A 5 判 174頁

●リアルタイム・モニタ/組み込みコンピュータのための

* 1,500円 送料 260円

本書では、MPUに6809を用いた組み込み用ボード・コンピュータを例にとり、周辺用LSIなどについて解説し、後半では、リアルタイム・マルチ・タスク・モニタの構造と、ソース・プログラムの詳細な説明をします。

〒170 東京都豊島区巣鴨1-14-2 ☎03-947-6311 振替 東京0-10665

